<listing id="vjp15"></listing><menuitem id="vjp15"></menuitem><var id="vjp15"></var><cite id="vjp15"></cite>
<var id="vjp15"></var><cite id="vjp15"><video id="vjp15"><menuitem id="vjp15"></menuitem></video></cite>
<cite id="vjp15"></cite>
<var id="vjp15"><strike id="vjp15"><listing id="vjp15"></listing></strike></var>
<var id="vjp15"><strike id="vjp15"><listing id="vjp15"></listing></strike></var>
<menuitem id="vjp15"><strike id="vjp15"></strike></menuitem>
<cite id="vjp15"></cite>
<var id="vjp15"><strike id="vjp15"></strike></var>
<var id="vjp15"></var>
<var id="vjp15"></var>
<var id="vjp15"><video id="vjp15"><thead id="vjp15"></thead></video></var>
<menuitem id="vjp15"></menuitem><cite id="vjp15"><video id="vjp15"></video></cite>
<var id="vjp15"></var><cite id="vjp15"><video id="vjp15"><thead id="vjp15"></thead></video></cite>
<var id="vjp15"></var>
<var id="vjp15"></var>
<menuitem id="vjp15"><span id="vjp15"><thead id="vjp15"></thead></span></menuitem>
<cite id="vjp15"><video id="vjp15"></video></cite>
<menuitem id="vjp15"></menuitem>

一種半導體器件及制造方法與流程

文檔序號:11252755閱讀:1636來源:國知局
一種半導體器件及制造方法與流程

本發明涉及半導體領域,特別是涉及一種半導體器件及制造方法。



背景技術:

肖特基二極管作為功率整流裝置廣泛應用于開關電源和其他要求高速功率開關設備中。相比pn結型二極管,肖特基二極管具有較低的導通壓降,并且由于其是單極載流子器件,具有較快的開關頻率,因此肖特基二極管在低電壓、高頻應用范圍具有很大的優勢。

由于肖特基二極管自身的勢壘降低效應,肖特基在高壓時會產生較大的漏電流,這是限制肖特基二極管在高壓領域應用的主要原因。近年來隨著tmbs(溝槽柵肖特基二極管)的成功市場化,肖特基電壓應用范圍已經可以達到300v,相比平面柵肖特基二極管,溝槽柵結構有效的抑制了肖特基的表面勢壘降低效應,降低了器件漏電流。但同時由于溝槽結構的引入,當器件承擔反向耐壓時,器件峰值電場由硅表面轉移到溝槽底部拐角位置,溝槽拐角處在強電場下碰撞電離產生的熱載流子一部分會進入氧化層,在柵氧化層中產生界面陷阱和體陷阱,從而造成器件的特性退化。

如何獲得高可靠性能的溝槽柵肖特基二極管,而對器件其他特性影響較小,這是近年來半導體器件技術領域一直迫切解決的問題。



技術實現要素:

為了克服上述缺陷,本發明要解決的技術問題是提供一種半導體器件及制造方法,用以解決現有溝槽柵肖特基二極管可靠性低的問題。

為解決上述技術問題,本發明中的一種半導體器件,包括具有p型埋層的n型漂移區和溝槽結構;所述溝槽結構設置在所述n型漂移區的端部;所述p型埋層位于任意相鄰兩個溝槽之間。

可選地,所述器件還包括柵氧化層;所述溝槽結構與所述n型漂移區之間由所述柵氧化層隔離。

具體地,所述器件還包括金屬電極;所述金屬電極設置在所述溝槽結構和所述所述n型漂移區的端部;所述金屬電極6與所述n型漂移區形成肖特基接觸。

可選地,所述p型埋層的摻入雜質為硼。

具體地,所述p型埋層中硼注入劑量由所述n型漂移區的電阻率確定。

具體地,所述p型埋層中硼注入劑量在1e12-1e15cm-2之間。

可選地,任意相鄰兩個溝槽間的中心線穿過所對應的p型埋層。

可選地,所述器件還包括n型晶向襯底;所述n型漂移區生長在所述n型晶向襯底;所述n型晶向襯底的摻雜濃度大于所述n型漂移區的摻雜濃度。

為解決上述技術問題,本發明中如上所述半導體器件的制造方法,包括:

按照預設的第一外延工藝,在選取的n型晶向襯底生長n型漂移區;

在所述n型漂移區進行p型埋層注入;

按照預設的第二外延工藝,基于預設順序淀積氧化層、刻蝕溝槽柵結構、生長柵氧化層、多晶硅淀積和反刻,從而形成所述半導體器件。

可選地,所述p型埋層摻入的雜質為硼;所述硼注入劑量在1e12-1e15cm-2之間,離子注入能量在30kev-80kev之間。

本發明有益效果如下:

本發明中的半導體器件及制造方法,可以顯著改善器件可靠性能。當器件處于反向阻斷狀態時,由于p型埋層的引入,使得器件擊穿點由溝槽底部轉移到p型埋層處,有效防止溝槽底部擊穿時產生的熱載流子進入柵氧化層,進而提高器件的可靠性。

附圖說明

圖1是本發明實施例中一種半導體器件的結構示意圖;

圖2是本發明實施例中半導體器件擊穿時電場分布示意圖;

圖3是本發明實施例中現有溝槽柵肖特基二極管擊穿時電流分布圖;

圖4是本發明實施例中半導體器件擊穿時電流分布圖。

具體實施方式

為了解決現有技術的問題,本發明提供了一種半導體器件及制造方法,以下結合附圖以及實施例,對本發明進行進一步詳細說明。應當理解,此處所描述的具體實施例僅用以解釋本發明,并不限定本發明。

為了獲得高可靠性的溝槽柵肖特基二極管(即本發明中的半導體器件),本發明提出了一種具有p型埋層(例如高摻雜p型埋層)結構的溝槽柵肖特基二極管,在器件處于反向阻斷狀態下,可以有效的降低溝槽柵底部拐角處電場強度,減少熱載流子注入柵氧化層,防止器件失效。

基于此,如圖1所示,本發明實施例提供一種半導體器件(例如本發明中的溝槽柵肖特基二極管),所述器件包括具有p型埋層(例如高摻雜p型埋層)3的n型漂移區2和溝槽結構(例如圖中51和52);所述n型漂移區2的端部設置所述溝槽結構;所述p型埋層3位于任意相鄰兩個溝槽(例如圖中51和52)之間。

其中在任意溝槽中填充多晶硅,可形成槽型多晶硅電極。

本發明提出的一種具有p+埋層(高摻雜p型埋層)結構的半導體器件,可以顯著改善器件可靠性能。當器件處于反向阻斷狀態時,由于p+埋層3的引入,使得器件擊穿點由溝槽底部轉移到p+埋層處,有效防止溝槽底部擊穿時產生的熱載流子進入柵氧化層,進而提高器件的可靠性。

在上述實施例的基礎上,進一步提出上述實施例的變型實施例。

可選地,所述器件還包括柵氧化層4;所述溝槽(51和52)與所述n型漂移區之間由所述柵氧化層4隔離。

具體地,所述器件還包括金屬電極6;所述金屬電極6設置在所述溝槽(51和52)和所述所述n型漂移區2的端部;所述金屬電極6與所述n型漂移區2形成肖特基接觸。

可選地,所述p型埋層摻入的雜質為硼。

具體地,所述p型埋層中硼注入劑量由所述n型漂移區2的電阻率確定。

具體地,所述p型埋層中硼注入劑量在1e12-1e15cm-2之間。

可選地,任意相鄰兩個溝槽間的中心線穿過所對應的p型埋層。

具體地,所述中心線位于任意相鄰兩個所述多晶硅電極之間,并將相應的p型埋層分成兩個p型區域。

具體地,對于任意相鄰兩個溝槽之間的p型區域,所在中心線將所在p型埋層分成兩個p型區域;當所述器件處于反向阻斷狀態下,其中一p型區域與所在n漂移區形成第一電場,與該p型區域同側的多晶電極與所在n型漂移區域形成第二電場;所述第一電場與所述第二電場的電場方向相反;其中溝槽中填充多晶硅形成多晶電極。

可選地,所述器件還包括n型晶向襯底1;所述n型漂移區2(n-)生長在所述n型晶向襯底1(n+);所述n型晶向襯底1的摻雜濃度大于所述n型漂移區2的摻雜濃度。

舉一具體應用例說明本發明實施例中的半導體器件。

本發明實施例提出的一種具有p+埋層結構的半導體器件,如圖1所示,包括n型晶向襯底(本文中可簡稱為襯底)1,位于襯底1正面的n-漂移區2;在n-漂移區頂部兩側都有一個槽型多晶硅電極(51和52),在相鄰兩個槽型多晶硅電極與n-漂移區2之間有一層柵氧化層4隔離;在n-漂移內有一p+埋層,p+埋層位于兩個溝槽電極之間;在槽型電極5和n-漂移區2頂部有一層金屬電極6,其中金屬電極6與n-漂移區2形成肖特基接觸。

本發明實施例提出的半導體器件的p+埋層結構是通過采用兩次外延工藝一次離子注入工藝實現的。在第一次外延工藝后進行p+埋層硼注入,然后進行第二次外延工藝。

本發明提出的p+埋層硼注入劑量在1e12-1e15cm-2之間,離子注入能量在30kev-80kev之間。p+的注入劑量與n-漂移區2的電阻率有關,當p+劑量較大時,器件擊穿電雖然在p+埋層處,但是器件擊穿電壓較低;當p+劑量較小時,器件擊穿電壓雖然較高,但是器件的擊穿點仍在溝槽底部拐角,對器件可靠性改善不大。

本發明實施例提出的一種具有p+埋層結構的半導體器件(例如溝槽柵肖特基二極管),可以顯著改善器件可靠性能。當器件處于反向阻斷狀態時,由于p+埋層3的引入,使得器件擊穿點由溝槽底部轉移到p+埋層處,有效防止溝槽底部擊穿時產生的熱載流子進入柵氧化層,進而提高器件的可靠性。

本發明實施例提出的具有p+埋層結構的半導體器件(溝槽柵肖特基二極管),其基本原理如圖2所示,半導體器件的中心線(圖中虛線所示)把一個元胞器件分為a、b兩部分,p+埋層3也分為左右部分,以a部分為例,當器件處于反向阻斷狀態下,p+埋層3內的空穴全部耗盡,p+埋層與n-漂移區形成向右的橫向電場,這個電場與n-漂移2與多晶電極5形成的向左的電場相反,這樣就是通過p+埋層的引入,有效的降低了溝槽底部電場強度,并將器件擊穿點由溝槽底部轉移到p+埋層處,進而提高器件的可靠性能。同樣,b部分是通過p+埋層3與n-漂移區2形成向左的電場強度來降低b部分的溝槽拐角處場強。

常規器件正向阻斷狀態下的電流線分布圖如圖3所示,器件的擊穿點主要集中在溝槽柵拐角處,溝槽柵拐角處反向電流集中,電場強度很大,通過雪崩電離會產生很多的熱載流子進入氧化層,長期使用會降低器件的可靠性。本發明提出的一種具有p埋層結構的溝槽柵肖特基二極管擊穿時的電流線分布如圖4所示,器件的擊穿點電流集中點由溝槽柵底部轉移到p+埋層處,這樣很大程度上減少熱載流子進入柵氧化層,提高了器件的可靠性。

本發明提出的一種具有p+埋層結構的溝槽柵肖特基二極管由于p+埋層結構3沒有與金屬電極6接觸,在器件應用過程中不會因為電壓、電流的浪涌產生載流子注入效應,與現有肖特基二極管相比,不會降低器件的開關頻率。

本發明實施例提供的具有p+埋層的半導體器件,其具體實現方法包括:選取n型<100>晶向襯底1,n-區漂移區生長,p型埋層硼注入,n-漂移區生長,淀積厚場氧化層,刻蝕溝槽柵結構,生長柵氧化層,多晶硅淀積、反刻,鈍化層淀積,有源區刻蝕,金屬淀積、刻蝕,背面金屬化等。

具體說,所述方法包括:

按照預設的第一外延工藝,在選取的n型晶向襯底生長n型漂移區;

在所述n型漂移區進行p型埋層注入;

按照預設的第二外延工藝,基于預設順序淀積氧化層、刻蝕溝槽柵結構、生長柵氧化層、多晶硅淀積和反刻,從而形成所述半導體器件。

可選地,所述p型埋層摻入的雜質為硼;所述硼注入劑量在1e12-1e15cm-2之間,離子注入能量在30kev-80kev之間。

雖然本申請描述了本發明的特定示例,但本領域技術人員可以在不脫離本發明概念的基礎上設計出來本發明的變型。本領域技術人員在本發明技術構思的啟發下,在不脫離本發明內容的基礎上,還可以對本發明做出各種改進,這仍落在本發明的保護范圍之內。

當前第1頁1 2 
網友詢問留言 已有0條留言
  • 還沒有人留言評論。精彩留言會獲得點贊!
1
韩国伦理电影