專利名稱：在用于3d封裝的晶片中電鍍晶片貫通孔的方法
技術領域：
本發明涉及一種在用于3D封裝的晶片中電鍍晶片貫通孔的方法。
背景技術：
現今電子裝置通常包含多個在晶片上實施的集成電路。此外，系統級封裝 SiP(system-in-package)裝置包含堆疊于彼此的頂部的多個裸片(die)。這些裸片需要被電性互連。一般而言，電性連接通過可填入銅的晶片貫通孔(through wafer holes)或通孔內連線來進行。系統級封裝裝置可包含不同技術的元件或單元，例如無源裸片(passive die)與硅或砷化鎵中的視頻處理器、數字信號協同處理器(DSP co-processor)、微機電系統(MEMS)裸片、收發器、存儲器及圖模(graphic die)的結合。在此，所需要的是三維內連線，這些內連線可包含填有導電材料的通孔。然而，需注意的是，這些通孔已經不能迎合不同需求，即，通孔必須與半導體基底絕緣，且對于大多數的射頻應用來說通孔中的導體填充物必須具有最高的導電性。銅的電阻率低于2μ Ω ·_，因而經常使用。銅的位置一般是由在導電晶種層上的電鍍決定。通孔的寬度根據應用可為10至ΙΟΟμπι。通孔的深度通常介于100至300 μ m之間。圖1顯示依照已知技術的用銅填充通孔的方法的圖示。在此，通孔110被蝕刻至完全穿透硅層100。隨后，在晶片背側通過密封層120密封硅層中的通孔110。隨后，通過電鍍由底向上填充通孔。進行完填充工藝處理之后，將銅Cu 130填入通孔110中。然而，值得注意的是，通孔110的密封步驟為關鍵步驟。較佳地，全部的通孔皆應被同時且相同的密封，以確保由底向上的電鍍具有一致性。再者，密封必須排除氣泡 (void)，以使通孔具有良好的電性接觸。如果未一致地且在控制的深度上執行密封，化學電鍍可能會導致銅凸塊的形成，同時其它的通孔卻未被完全地填充。此外，應減少在晶片背側上銅的過度成長，以避免移除銅的額外步驟。圖2顯示依照已知技術的一種可選的密封方法。在此，使用聚甲基丙烯酸甲酯 (PMMA)聚合物架橋來覆蓋通孔110。在步驟a)，提供氧化層150在硅基底的頂部上。在步驟b)，蝕刻部分的氧化層150。在步驟c)，蝕刻出部分進入至硅層100中的通孔110。在步驟d)，沉積氧化層150在通孔110中。在步驟e)，提供聚甲基丙烯酸甲酯層160在氧化層 150的頂部上，其中聚甲基丙烯酸甲酯層160在通孔110上方形成架橋。可通過傳統涂布方法沉積聚甲基丙烯酸甲酯160。在步驟f)，以化學機械研磨移除多余的聚甲基丙烯酸甲酯 160。在步驟g)，沉積晶種層Ti/Cu在聚甲基丙烯酸甲酯架橋上。在步驟i)，移除聚甲基丙烯酸甲酯架橋，并在通孔上方提供不需依靠支撐物(free standing)的導電膜。在步驟j) 及k)，在通孔中填入銅。然而，值得注意的是，上述方法需要多道工藝處理步驟。其中一個關鍵點，特別是對于已薄化的晶片來說，可為移除聚甲基丙烯酸甲酯的化學機械研磨CMP步驟。破壞晶片的風險很高，且這樣的工藝處理不具有成本效益。圖3顯示根據已知技術的一種可選的電鍍方法。在此，所描述的是通過在銅晶種層上直接電鍍的方式進行的整體密封。可通過傳統的物理氣相沉積PVD來執行晶種層101 的沉積。在此，鑒于物理氣相沉積PVD僅具有低的階梯覆蓋度(low step coverage)，因此晶種層101僅覆蓋通孔110的頂部。可通過在晶種層101上直接電鍍以密封通孔。銅Cu也可在通孔110內部及在晶片的區域上成長。經過足夠的電鍍時間即可封住通孔。然而，值得注意的是，此技術需對非常大的面積電鍍，因而非常緩慢。此外，此工藝成本非常高。再者，銅層的厚度接近40 μ m。再者，這層必須沉積在晶片的側邊上，以封住通孔。此外，之后需通過例如化學機械研磨移除此層。可選地，可提供阻擋溝槽103，可使用該阻擋溝槽103來執行銅的電鍍。在此，可減少銅層的厚度，但仍接近30 μ m。此外，需要執行額外的工藝步驟(例如銅研磨、化學機械研磨等)以移除通孔的過量溢出。此外，在進行上述處理時，晶片的破壞量很高，而且成本也很高。最后，晶片必須翻轉以進行由底向上的電鍍，以完成通孔的填充。因此，需要額外的處理步驟。在 IEEE Electronic Components and Technology Conference 2008, Liihn 等人所發表的"Reducing the Electro deposition Time for Filling Microvias with Copper for 3D Technology”，描述了將填充通孔的電鍍時間縮短的方法。
發明內容
本發明的一目的為提供更具有成本效益及使晶片處理更佳的電鍍晶片貫通孔的方法。本發明的另一目的為克服上述已知技術的一個或多個缺陷。此目的由根據權利要求1所述的電鍍貫通孔的方法來解決。因此，提供了在晶片中電鍍晶片通孔的方法。提供一基底，其具有第一及第二側及多個晶片通孔。每個通孔都包括在該第一及第二側之間延伸的第一及第二端。將一第一晶種層沉積在晶片的第一側上。施予(apply) —薄膜(foil)至晶片的第一晶種層上，封閉多個晶片通孔的第一端。化學電鍍晶片的第二側，并移除此薄膜。根據本發明的一方案，在化學電鍍之前，沉積一第二晶種層在晶片的第二側上。根據本發明的一方案，在施予薄膜之前，至少部分密封這些晶片通孔的第一端。根據本發明的一方案，在沉積第一晶種層之前，將這些晶片通孔的第一端形成為錐形。根據本發明的一方案，在沉積第一晶種層之前，將這些晶片通孔形成為錐形。本發明也涉及系統級封裝的裝置，其由上述方法可獲得或獲得。本發明也涉及在晶片中的晶片通孔電鍍中一薄膜的使用以提供無氣泡的晶片通孔密封。本發明也涉及半導體裝置，其包括通過如前述的在晶片中電鍍晶片通孔的方法所電鍍的至少一個通孔。本發明涉及一種構思，其結合了施予在晶種層頂部上的薄膜的使用和通過從晶片的相反側由底向上的電鍍所執行的通孔的直接密封。該薄膜用于防止銅在晶片前端溢出。 銅將以水平方向(lateral direction)成長，并可使通孔的頂部部分(top part)被密封。本發明還涉及一種在晶片的一側上施予薄膜以幫助關閉或密封通孔的構思。優選地，這可在沉積晶種層之后來執行，用于電鍍晶片的一側。薄膜的提供對于銅僅成長于通孔中及水平方向上有所幫助，以實現銅對通孔的無氣泡密封。然后，可進行由底向上的電鍍以完全地填充通孔。之后，可移除薄膜。本發明的其他方案定義在從屬的權利要求中。
參考附圖將更詳細地描述本申請的實施例及優點，其中圖1顯示依照已知技術的一種用銅填充通孔的方法的圖示；圖2顯示依照已知技術的一種可選的通孔的密封方法；圖3顯示依照已知技術的一種可選的電鍍方法；圖4顯示依照第一實施例的電鍍晶片貫通孔的方法的示意圖；圖5A至圖5C顯示依照第二實施例的電鍍晶片貫通孔的方法的圖示；圖6顯示依照第三實施例的電鍍晶片貫通孔的方法的圖示；圖7顯示依照第四實施例的電鍍晶片貫通孔的方法的圖示；及圖8顯示依照第五實施例的電鍍晶片貫通孔的方法的圖示。
具體實施例方式圖4顯示依照第一實施例的電鍍晶片貫通孔的方法的圖示。可提供晶種層220在具有通孔210的硅基底200上，且晶種層220也可部分延伸進入通孔210中。在晶種層220 的頂部上，在一側上(例如晶片前側)提供一薄膜250。可通過從晶片背側由底向上的電鍍密封通孔210。薄膜250的優點是，其可防止在晶片前側的銅的溢出，且如果晶片已被薄化，也可將晶片再強化。此外，薄膜250的優點是，僅在水平方向執行銅的成長，使得僅密封通孔的頂部部分。從晶片背側的通孔210的開口端進行電鍍步驟。在銅晶種層220上開始電鍍，其中銅晶種層220可延伸進入通孔210。由于僅需要密封通孔，密封可更為快速。在此，可以高密度電流進行電鍍，以縮短密封時間，例如縮短至1小時。然而，值得注意的是，密封所需的時間也取決于通孔的直徑。此外，可在一單一步驟中進行密封及由底向上的填充通孔。其優點是在通孔及金屬內連線之間無需額外的接觸電阻存在。這可通過在單一步驟中進行密封及由底向上填充通孔來實現。可使用電鍍參數(例如電流密度、脈沖比例、攪動速度、Cu2+濃度)來控制密封。密封深度將直接取決于晶種層的厚度。晶種層越薄越好，對于非常薄的晶種層來說，僅需沉積非常薄的膜層于通孔中。晶種層不會穿透至通孔的太深的位置。當密封發生在通孔的最頂部時，能有正確的密封。提供薄膜的優點是，其可防止沉積溢出且防止在前側形成銅凸塊。此外，依照本發明的電鍍技術可使不同尺寸的通孔同時密封，以便實現工藝處理的自由度。提供薄膜的優點也為，可處理薄晶片。只要晶片經處理時，薄膜可一直保持在晶片上。其優點是薄膜可強化晶片。圖5A至圖5C顯示依照第二實施例的電鍍晶片貫通孔的方法的圖示。在此，將描述依照本發明的工藝流程。在步驟Si，提供硅晶片200，硅晶片200亦可包含無源集成電路。 在步驟S2，通過例如深反應離子蝕刻、激光鉆孔、粉末爆炸(powder blasting)、光化學蝕刻等，來產生或蝕刻晶片貫通孔210。在步驟S3，使通孔壁絕緣，并施予膜層230。這可通過例如化學氣相沉積CVD來進行(例如SiO2、Si3N4……)。在步驟S4，提供晶種層240在硅晶片200上，并部分延伸至通孔210中。在步驟 S5，施予薄膜250在晶種層240的頂部(如晶片前側)上。在步驟S6，自晶片的另一側進行化學電鍍，填充通孔。在步驟S7，施予第二晶種層270至晶片背側。在步驟S10，移除薄膜， 并施予膜層275。在步驟S10，將前側圖案化。晶種層240的沉積可由例如物理氣相沉積PVD進行。位于前側240及位于背側270 的晶種層可具有100至200nm的厚度。值得注意的是，通孔中的銅量及通孔的深度直接取決于晶種層的厚度。值得注意的是，晶種層可實現的深度可接近通孔寬度的3倍。此外，階梯覆蓋度不超過15%。晶種層的穿透限制在通孔中。如果晶種層過薄則將會變得不連續。如前述的薄膜250需要抵抗中度酸，例如Cu2+/H2S042_電鍍溶液，且薄膜250也應需能輕易的粘貼(tape)或剝除(de-tape)。這些薄膜可例如為用于切割的“藍膜(blue foils) ”，例如GT 204薄膜。再者，可使用Kempton膜(Kempton foil)，例如標準熱的UV膠帶(standard thermal and UV-tape)，只要其滿足前述需求即可。此種的薄膜便宜，易于安裝及剝除，且可抵擋酸及小于150°C的熱預算。此外，值得注意的是，密封的深度取決于晶種層的穿透深度。再者，密封的深度直接取決于晶片主要表面上(field of wafer)的晶種層的厚度。圖6顯示依照第三實施例的電鍍方法的圖示。在此，在施予薄膜250和密封通孔之前，進行預密封及前側金屬的繞線(re-routing)，且在通孔的預密封進行之前，提供晶種層及在晶種層上提供光致抗蝕劑觀0。此工藝處理的優點是，在施予薄膜250之前，晶片前側已被完全地處理。由于晶片前側已經完全地處理，薄膜可保持附著在晶片的前側上，直至該工藝處理結束。這可增加晶片在工藝處理中的穩定性。因此，晶片的處理獲得改善。圖7顯示依照第四實施例的電鍍晶片貫通孔的方法的圖示。依照第四實施例，提供晶種層在具有多個通孔210的硅晶片上。例如，在晶片前側，可在通孔210的邊緣上提供削痕(notch)。換言之，在施予薄膜250至晶片前側之前，可提供預塑形的頂角通孔(top corner via) 0頂角通孔的形狀應為錐形，以利于晶種層的沉積。例如，這可通過物理氣相沉積PVD執行。在此，僅在具有沉積在頂上的晶種層220的削痕處施予通孔210的密封， 其優點是可提供局部的密封。值得注意的是，可通過多種不同的技術實現通孔的錐形角 (tapered corner)0圖8顯示依照第五實施例的電鍍晶片貫通孔的方法的圖示。在此，在硅晶片中提供通孔210。在硅的頂部，提供晶種層220。但晶種層將不會在通孔210上方延伸。這可通過提供錐形的通孔實現。在圖8中，將這種錐形表示為負的斜率。其優點是晶種層在通孔中不會延伸太遠。因此，優點是通孔的密封將非常局部化。可使用前述的電鍍晶片貫通孔的方法，使堆疊的晶片或裸片的三維集成成為可能，其所需的是晶片貫通孔。值得注意的是，此方法也可應用于任何需要三維通路的應用， 例如微流體、冷卻內連線(cooling interconnects)等。本發明的其它應用為3D封裝、3D內連線、轉接、繞線及熱傳導。此外，也可提供密封方法，以電鍍的導電材料來關閉或密封通孔或孔穴。應注意到上述提及的實施例為說明本發明，然其并非用以限定本發明，本領域普通技術人員將能夠設計許多替換的實施例，而不背離所附的權利要求的范圍。在權利要求中，任何括號內的參考標記不應視為限定此權利要求。詞匯“包括”不排除未列于權利要求中的元件或步驟的存在。在元件之前的詞匯“一”不排除多個元件的存在。在裝置權利要求中列舉了多項裝置，這些裝置可被實施于一個及相同的硬件。某種程度上可確定的是，在不同的從屬權利要求所述的某些特征并不意指不能在基于某些優點下結合這些特征作使用。
再者，任何權利要求中的參考標記不應受限于限制權利要求的范圍。
權利要求
1.在包括基底的晶片中電鍍晶片通孔的方法，包括以下步驟提供一基底000)，其具有第一側和第二側以及多個晶片通孔010)，每個通孔都具有在該第一側及第二側之間延伸的第一端及第二端；沉積一第一晶種層(220)在該晶片Q00)的該第一側上；施予一薄膜(250)至該晶片的該第一晶種層(220)上，封閉所述多個晶片通孔(210) 的該第一端；化學電鍍該晶片(200)的該第二側；以及移除該薄膜(250)。
2.根據權利要求1所述的方法，還包含步驟在該化學電鍍之前，沉積一第二晶種層O70)于該晶片Q00)的該第二側上。
3.根據權利要求1或2所述的方法，還包含步驟在施予該薄膜(250)之前，至少部分密封所述多個晶片通孔O10)的該第一端。
4.根據權利要求1-3任一項所述的方法，還包含步驟在沉積該第一晶種層之前，錐形化所述多個晶片通孔的該第一端。
5.根據權利要求1-4任一項所述的方法，還包含步驟 在沉積該第一晶種層之前，錐形化所述多個晶片通孔。
6.系統級封裝裝置的制造方法，包括根據權利要求1-5任一項所述的在晶片中電鍍晶片通孔的方法。
7.系統級封裝裝置，其由權利要求6所述的方法可獲得或獲得。
8.薄膜在晶片中的晶片通孔電鍍中的使用，以提供無氣泡的晶片通孔密封。
9.半導體裝置，包括通過根據權利要求1-5任一項所述的方法所電鍍的至少一個通孔。
全文摘要
因此，所提供的是一種在晶片中電鍍晶片通孔的方法。提供一基底(200)，其具有第一側及第二側及多個晶片通孔(210)。每個通孔都包含在該第一側及第二側之間延伸的第一端及第二端。一第一晶種層(220)沉積于晶片(200)的第一側上。施予一薄膜(250)至晶片的第一晶種層(220)上，封閉多個晶片通孔(210)的第一端。化學電鍍晶片(200)的第二側，并移除此薄膜(250)。
文檔編號H01L23/48GK102246292SQ200980149892
公開日2011年11月16日 申請日期2009年9月28日 優先權日2008年10月10日
發明者佛萊迪·羅森柏, 威廉·弗雷德里克·艾德瑞那司·貝斯林, 雁·皮爾·羅杰·拉米 申請人:臺灣積體電路制造股份有限公司