高驅動電流mosfet的制作方法

專利名稱：高驅動電流mosfet的制作方法
技術領域：
本發明一般地涉及半導體器件，更具體地說，涉及半導體器件中的驅動電流修改。
背景技術：
近10年來，芯片制造者通過小型化半導體器件使半導體器件更快速。而且，出現了許多提高半導體器件的電荷載流子遷移率的技術。應力線(stress-line)工程是能夠影響半導體器件的性能以產生高溝道電流的一個方面。在一些實例中，可以通過提高器件縮放或通過降低溝道摻雜劑提高驅動電流或溝道電流。另外，可以減薄柵極介電層以及可以提高柵極介電層的介電常數。減少溝道摻雜以提高漏極電流典型導致不適合電源管理的高待機泄漏電流。另外，減薄柵極介電層和并入高K介電常數增加了工藝的復雜性和成本。

發明內容
在一個實施例中提供了一種半導體器件，該器件包括與半導體器件的漏極區域和襯底集成的雙極晶體管。在一個實施例中，半導體器件包括位于具有第一導電性的襯底的溝道部分頂上的柵極結構。第二導電性的源極區域存在于所述襯底的所述溝道部分的第一末端。具有不同于第一導電性的第二導電性的漏極區域位于襯底的溝道部分的第二末端。 漏極區域還包括第一導電性的摻雜區域，其中第一導電性的摻雜區域通過第二導電性的漏極區域的剩余部分與溝道區域隔離。與半導體器件的漏極區域集成的雙極晶體管包括由第一導電性的摻雜區域提供的發射極、由第二導電性的所述漏極的剩余部分提供的基極以及由所述第一導電性的所述溝道提供的集電極。另一方面，提供了一種半導體器件的制造方法，其中半導體器件的漏極側包括在其中集成的雙極晶體管。在一個實施例中，該方法包括，在具有第一導電性的阱的襯底的第一部分上形成柵極結構。在與其上存在所述柵極結構的襯底的第一部分鄰近的所述襯底的部分中形成位于所述第一導電性的阱內的第二導電性的源極區域和第二導電性的漏極區域。在所述漏極區域中形成第二導電性的摻雜區域，以在半導體器件的漏極側提供集成雙極晶體管。所述集成雙極晶體管包括集電極、基極以及發射極。所述集電極由所述第一導電性的阱提供，所述基極由第二導電性的漏極區域提供以及所述發射極由存在于所述漏極區域中的第二導電性的摻雜區域提供。


結合附圖，將更好的理解通過實例給出且不旨在限制本發明的詳細描述，其中相似的標號表示相似的元件和部件，其中圖1為示出了根據本發明的一個實施例的具有集成到半導體器件的漏極區域中的雙極晶體管的半導體器件與襯底的側面截面圖；圖2為示出了根據本發明的一個實施例的在圖1中示出的半導體器件的電路的示意圖3為示出了根據本發明的用于制造具有集成到器件的漏極區域中的雙極晶體管的半導體器件的初始工藝步驟的一個實施例的側面截面圖，包括形成覆蓋襯底中的第一導電性的阱區域的柵極結構；圖4為示出了根據本發明的一個實施例的向襯底注入摻雜劑以提供第二導電性的源極和漏極區域的側面截面圖；以及圖5為示出了根據本發明的一個實施例的在漏極區域中形成第二導電性的摻雜區域以在半導體器件的漏極側提供集成雙極晶體管的實施例的側面截面圖。特定實施方式這里將公開本發明的詳細實施例；然而，應該明白，公開的實施例僅是可以各種形式特定化的本發明的示例。另外，關于本發明的各種實施例給出的每個實例旨在說明而不是限制。另外，附圖不必按比例，可以放大一些特征以示出特定部件的細節。因此，這里公開的特定的結構和功能的細節不應被理解為限制，而是僅作為典型代表以教導本領域的技術人員變化地采用本發明。本發明涉及例如場效應晶體管的半導體器件，該器件包括控制器件的輸出電流的柵極結構，其中在一些實施例中，集成到半導體器件的漏極側中的雙極晶體管產生增加的漏極電流而沒有依賴于器件縮放或減小溝道摻雜。當描述這里公開的結構和方法時，下面的術語具有下面的意義，除非有其它說明。這里使用的“場效應晶體管(FET) ”是單極半導體器件，其中多數載流子類型，即， 電子或空穴，提供電荷流并且輸出電流，即，源極-漏極電流，受柵極結構控制。場效應晶體管具有三個端子，即，柵極、源極和漏極。“柵極結構”指一種通常用于通過電或磁場控制半導體器件的輸出電流(即，溝道中的載流子的流動)的結構。如這里所使用的，術語“溝道部分”是在柵極結構下并且在半導體器件的源極區域和漏極區域之間的襯底區域，在開啟半導體器件時源極區域和漏極區域導通。如這里所使用的，術語“漏極”指在半導體器件中的位于溝道的末端的摻雜區域， 其中載流子通過漏極從晶體管流出。如這里所使用的，術語“源極”指來自半導體器件的摻雜區域，其中多數載流子流入溝道。如這里所使用的，術語“導電性類型”指ρ-型或η-型的摻雜劑區域。“雙極晶體管”是指其操作包括電子和空穴電荷載流子的半導體器件。電流源于從高濃度發射極向基極注射的電荷載流子的流動，在基極處該電荷載流子是向集電極擴散的少數電荷載流子。 術語“直接物理接觸”指兩個結構接觸而沒有任何中間導電、絕緣或半導電結構。術語“上伏”、“下伏”、“頂部”和“鄰接”限定了結構關系，其中兩個結構接觸，在兩個結構的界面處可以存在或不存在導電、絕緣或半導電材料的中間結構。為了下文的描述，術語“上”、“下”、“右”、“左邊”、“垂直”、“水平”、“頂部”、“底部” 以及其派生將涉及本發明，正如在附圖中所定向的。說明書中對“一個實施例”、“實施例”、“實例”等的引用表示所描述的實施例或實例可以包括特定特性、結構或特征，但是每個實施例可以不必包括該特定特性、結構或特征。另外，這樣的用語不必指相同的實施例。而且，當聯系實施例描述特定特性、結構或特征時，旨在本領域的技術人員了解到這樣的特性、結構或特征可以聯系其它實施例，無論是否被明確描述。圖1示出了半導體器件100的一個實施例，其中柵極結構15控制半導體器件100 的輸出電流(即，溝道中的載流子的流動)，并且存在與具有半導體器件100的襯底5的上半導體層4的漏極區域25集成的雙極晶體管。在一個實施例中，半導體器件100是場效應晶體管。雖然接下來的描述將提及半導體器件100是場效應晶體管，注意，任何具有控制器件輸出電流的柵極結構的半導體器件(其中通過電子或空穴中的一種提供電荷載流子)都適合在本發明中使用。通過集成，意味著半導體器件100的漏極區域25提供雙極晶體管的發射極和基極，并且半導體器件100的溝道部分40提供集成雙極晶體管的集電極。在一個實例中，作為漏極區域25的相反導電性的摻雜區域30提供集成雙極晶體管的發射極。在一個實施例中，集成雙極晶體管的存在促進了場效應晶體管中不依賴器件縮放或減少溝道摻雜的高驅動電流的產生。場效應晶體管的柵極結構15位于襯底5的溝道部分40上。柵極結構15典型地包括柵極導體14和至少一個柵極介質層13。源極區域20典型地位于襯底5的溝道部分 40的第一末端，并且漏極區域25位于襯底5的溝道部分40的第二末端。在一個實施例中， 襯底5的溝道部分40具有通過在源極和漏極區域20，25形成前執行的到襯底5中的阱注入所提供的導電性。源極和漏極區域20，25為典型地具有與阱區域相反的導電性的摻雜區域。隔離物42典型地與柵極結構15的側壁接觸，其中使用隔離物42以有助于源極和漏極區域20，25的定位和離子注入。提及溝道部分40具有第一導電性并且提及源極和漏極區域20，25具有第二導電性。在一個實施例中，場效應晶體管是η-型場效應晶體管(nFET)，其中第一導電性是ρ-型并且第二導電性是η-型，其中襯底5由含-Si材料構成。“P-型”指向本征半導體添加產生價電子不足的三價雜質，例如向本征含-Si襯底添加硼、鋁或鎵。“N-型”指向本征半導體添加促進自由電子的五價雜質，例如向本征含-Si襯底添加銻、砷或磷。在一個實例中，用ρ-型摻雜劑，即，第一導電性，摻雜襯底5的溝道部分40，以提供在從1 X IO15原子/cm3到1 X IO18原子/cm3的范圍內的摻雜劑濃度。在另一個實例中，用 P-型摻雜劑摻雜襯底5的溝道部分40，以提供在從1 X IO16原子/cm3到1 X IO17原子/cm3 的范圍內的摻雜劑濃度。如上所示，襯底5的溝道部分40提供集成雙極晶體管的集電極。源極和漏極區域20，25具有與襯底5的溝道部分40相反的導電性。在一個實例中，其中半導體器件100是η-型場效應晶體管(nFET)，源極和漏極區域20，25以η-型摻雜劑摻雜并且具有從IX IO17原子/cm3到IXlO2tl原子/cm3的范圍內的摻雜劑濃度。在另一個實例中，其中半導體器件100是ρ-型場效應晶體管(pFET)，源極和漏極區域20，25以 η-型摻雜劑摻雜并且具有從1 X IO18原子/cm3到1 X IO19原子/cm3的范圍內的摻雜劑濃度。仍參考圖1，場效應晶體管的漏極區域25包括提供集成雙極晶體管的發射極的第一導電性的摻雜區域30。漏極區域25的摻雜區域30具有與襯底5的溝道部分40相同的導電性，并且提供集成雙極晶體管的發射極。典型地，集成雙極晶體管的發射極和集電極具有相同的導電性。襯底5的溝道部分40中的摻雜劑濃度低于漏極區域25的摻雜區域30 中的摻雜劑濃度。在本發明的實施例中，其中溝道部分40具有第一導電性，并且源極和漏極區域20，25具有第二導電性，摻雜區域30具有第一導電性。在一個實施例中，其中半導體器件100是η型場效應晶體管(nFET)，摻雜區域30典型地為ρ-型導電性。在另一個實施例中，其中半導體器件100是ρ型場效應晶體管(pFET)，摻雜區域30典型地為η-型導電性。典型地，第一導電性的摻雜區域30通過第二導電性的漏極區域25的剩余部分與襯底5的溝道部分40分離。具有與襯底5的溝道部分40相反的導電性的漏極區域25的剩余部分以及漏極區域25的摻雜區域30提供集成雙極晶體管的基極。在一個實施例中， 漏極區域25的剩余部分可以位于襯底5的溝道部分40和摻雜區域30之間，漏極區域25 的剩余部分位于摻雜區域30的基底。在一個實施例中，第一導電性的摻雜區域30包括η-型摻雜劑并且具有從1 X IO19 原子/cm3到IX IO21原子/cm3的范圍內的摻雜劑濃度。在另一個實施例中，第一導電性的摻雜區域30包括ρ-型摻雜劑并且具有從1 X IO19原子/cm3到1 X IO21原子/cm3的范圍內的摻雜劑濃度。在絕緣體上半導體(SOI)結構的襯底5上形成圖1示出的場效應晶體管，但是諸如體半導體襯底的其它襯底結構也在本公開的范圍內。在一個實施例中，絕緣體上半導體 (SOI)襯底5包括上半導體層4、下半導體層2和位于其間的掩埋絕緣層3。上半導體層4 可包括與掩埋絕緣層3接觸的溝槽隔離區域6。可以通過穿過層間介質51的互連2提供與端子，即，柵極導體14、源極區域20和漏極區域25的接觸。硅化物接觸50可以位于互連 52和端子即柵極導體14、源極區域20和漏極區域25的上表面之間。圖2是具有集成在器件的漏極區域25中的如圖1所示的雙極晶體管的η-型場效應晶體管(nFET)的電路圖的一個實施例。此器件的操作或偏置方案類似于不包括集成雙極晶體管的常規場效應晶體管的操作或偏置方案。例如，可以向柵極結構15(8卩，柵極導體 14)提供正電荷，并且可以向漏極區域25提供正電荷，而源極區域20接地或處于更低的偏置。然而，與場效應晶體管通過摻雜區域30 (即，位于器件漏極區域(S卩，η-型漏極區域) 中的P型摻雜的區域25)集成且襯底5的上半導體層作為集電極的雙極晶體管(即，PNP雙極晶體管)產生增加的漏極電流。更具體地說，參考圖1，當η-型場效應晶體管偏置到“開”模式時，向漏極區域25 和柵極結構15施加正電荷，而源極區域20接地。響應于在“開”模式期間施加的偏置，柵極結構15產生電荷載流子的溝道電流70，該溝道電流將源極區域20(即，η-型源極區域) 與具有第二導電性的漏極區域25的剩余部分(S卩，漏極區域25的剩余η型部分)電連接。 位于第二導電性的漏極區域25中的第一導電性(S卩，ρ型)的摻雜區域30 (即，集成雙極晶體管的發射極)，向漏極25和襯底5的上半導體層4的溝道部分40 ( S卩，集成雙極晶體管的集電極)注入正電荷空穴，其中從摻雜區域30注入的一些空穴與來自場效應晶體管的操作的漏極電流的電子復合。位于襯底5的上半導體層4的溝道部分40中的注入空穴提高了器件的電勢，并且降低了襯底5的上半導體層4的溝道部分40和源極區域20之間的能量勢壘。當在源極區域20和襯底5的上半導體層4的溝道部分40之間的能量勢壘下降時，更多的電子將穿過襯底5的上半導體層4的溝道部分40流入具有第二導電性(即，η型)的漏極區域25的剩余部分。因為，具有第二導電性(即，η型)的漏極區域25的剩余部分是集成雙極晶體管的基極，并且位于漏極區域25中的第一導電性(即，ρ型)的摻雜區域30是集成雙極晶體管的發射極，向基極注入空穴以匹配從溝道流入基極的電子，并且剩余空穴被注入襯底5 的上半導體層4。結果是第一導電性(即，ρ型)的摻雜區域30向襯底5的上半導體層4的溝道部分40注入增加的電流。在一個實施例中，此正回路連續以增加MOSFET的溝道電流。 不同于不包括在場效應晶體管的漏極側的集成雙極晶體管的常規場效應晶體管，本器件可以獲得更高的漏極電流而沒有縮小器件尺寸或通過降低溝道摻雜而降低器件的閾值電壓。雖然上述器件操作針對η-型場效應晶體管，半導體器件100還可以是ρ-型場效應晶體管。在P-型場效應晶體管中，多數載流子是空穴，與在η-型場效應晶體管中的電子相反，并且少數載流子是電子，與在η-型場效應晶體管中的空穴相反。在此實施例中，襯底5的溝道部分40和漏極區域25的摻雜區域30被摻雜至η型導電性，即，第一導電性，并且源極和漏極區域20，25被摻雜至ρ型導電性，S卩，第二導電性。 在一個實施例中，源極和漏極區域20，25的摻雜劑濃度在從IO17原子/cm3到102°原子/cm3 的范圍內。在一個實施例中，襯底5的溝道部分40的摻雜劑濃度在從IO15原子/cm3到IO18 原子/cm3的范圍內。在一個實施例中，提供集成雙極晶體管的發射極的漏極區域25的摻雜區域30的摻雜劑濃度在從IO19原子/cm3到IO21原子/cm3的范圍內。圖1和3-5示出了可以應用于半導體器件100的制造方法的一個實施例中的一些基本工藝步驟，其中半導體器件100的漏極側包括集成在其中的雙極晶體管。在一個實施例中，該方法包括在具有第一導電性的阱35的襯底5的第一部分上形成柵極結構15。圖3示出了在襯底5上形成柵極結構15的一個實施例。襯底5可以包括但不限于，含硅材料、GaAs, InAs以及其它類似的半導體。通常用于提供襯底5的含硅材料包括但不限于，Si、體Si、單晶Si、多晶Si、SiGej^e0 Si、絕緣體上硅襯底(SOI)、絕緣體上 SiGe(SGOI)、應變絕緣體上硅、退火多晶Si以及多晶Si線結構。在一個實施例中，其中襯底5是絕緣體上硅(SOI)或絕緣體上SiGe (SGOI)襯底，在掩埋絕緣層3頂部的上半導體層 4(也稱為SOI層)可以具有大于IOnm的厚度，掩埋絕緣層3可以由如氧化硅的氧化物構成，并且可以具有從IOnm到IOOnm范圍內的厚度。在掩埋絕緣層3之下的下半導體層2可以具有從IOnm到500nm范圍內的厚度。可以使用熱接合工藝或通過離子注入工藝制造SOI 或SGOI襯底。襯底5還可以包括溝槽隔離區域6。可以通過利用如反應離子蝕刻(RIE)或等離子體蝕刻的干蝕刻工藝在含硅層4中蝕刻溝槽形成溝槽隔離區域6。可選地，可以用如氧化物的襯里材料加襯溝槽，并且隨后采用CVD或其它類似的沉積工藝，用從原硅酸四乙酯 (TEOS)前驅體、高密度氧化物或其它類似的溝槽介質材料生長的氧化物填充溝槽。在填充溝槽介質后，對該結構進行平面化處理。在一個實施例中，襯底5包括阱區域35。阱區域35是ρ型或η型導電區域，可以被離子注入到襯底5或在襯底5的半導體材料的生長期間原位(in-situ)摻雜的區域。在一個實例中，在襯底5的半導體材料的外延生長期間進行原位摻雜。在一個實施例中，其中在襯底5上形成的半導體器件100是η型場效應晶體管(nFET)，用ρ型摻雜劑摻雜阱區域 35。在另一個實施例中，其中在襯底上形成的半導體器件100是ρ型場效應晶體管(pFET)， 用η型摻雜劑摻雜阱區域35。在一個實施例中，其中通過離子注入形成阱區域35，使用從 IOKeV到150KeV范圍內的注入能量和從5 X IO13原子/cm2到1 X IO15原子/cm2范圍內的注入劑量引入阱區域35的摻雜劑。典型地，阱區域35的導電性決定襯底5的溝道部分40的導電性。仍參考圖3，可以利用沉積、光刻或蝕刻工藝在襯底5頂上形成柵極結構15。可選地，可以使用替代柵極工藝形成柵極結構15。更具體地說，在一個實施例中，可以在襯底5 頂上提供柵極結構15，通過均厚沉積柵極疊層中的層然后構圖并蝕刻柵極疊層以提供柵極結構15。例如，形成柵極疊層可以包括均厚沉積包括柵極介質層13和位于柵極介質層13 上的柵極導體14的材料層。可以使用光刻和蝕刻構圖柵極疊層以制造柵極結構15。在一個實例中，在沉積柵極介質層13和柵極導體14后，在柵極疊層的最上層的頂上形成蝕刻掩模。典型地，蝕刻掩模保護提供柵極結構15的分層的層疊部分，其中通過如反應離子蝕刻的各向異性蝕刻工藝移除被蝕刻掩模暴露的部分。反應離子蝕刻(RIE)是等離子體蝕刻的一種形式，其中被蝕刻的表面被設置在RF功率電極上并且提供電勢以加速從等離子體提取到被蝕刻表面的蝕刻核素(species)，其中在垂直于被蝕刻表面的方向發生化學蝕刻反應。在一個實施例中，可以通過構圖的光致抗蝕劑層提供蝕刻掩模。柵極結構15的柵極介質層13可以由氧化物材料構成。可以用作柵極介質層13的氧化物的合適實例包括但不僅限于Si02、Al203、Zr02、Hf02、Ta203、鈣鈦礦型氧化物以及其組合和多層。柵極介質層13可以由具有大于約4. 0在一些實施例中大于7. 0的介電常數的高 k介質構成。高k介質可以包括但不限于氧化物、氮化物、氧氮化物和/或包括金屬硅酸鹽和氮化的金屬硅酸鹽的硅酸鹽。在一個實施例中，高k介質由例如Hf02、ZrO2, A1203、TiO2, La203、SrTi03、LaAW3J2O3及其混合物構成。適合在本方法中用作柵極介質層13的其它高 k介質的實例包括硅酸鉿和鉿硅氧氮化物。可以通過如，例如氧化、氮化和氧氮化的熱生長工藝形成柵極介質層13。還可以通過如，例如化學氣相沉積(CVD)、等離子體輔助CVD、金屬有機化學氣相沉積(MOCVD)、原子層沉積(ALD)、蒸發、反應濺射、化學溶液沉積和其它類似的沉積工藝的沉積工藝形成柵極介質層13。還可以利用上述工藝的任意組合形成柵極介質層13。典型地，柵極介質層13 具有從Inm到IOnm的范圍內的厚度。在一個實例中，柵極介質層13具有從2nm到5nm的范圍內的厚度。在一個實施例中，柵極介質層13與襯底5的表面(例如，上表面)直接物理接觸。柵極導體14可以由單晶Si、SiGe、SiGeC或其組合構成。在另一個實施例中，柵極導體14還包括金屬和/或硅化物。在另外的實施例中，柵極導體14由上述提及的導電材料的多層組合構成。在一個實例中，柵極導體14由多晶硅的單層構成。可以通過化學氣相沉積(CVD)或物理氣相沉積(PVD)形成柵極導體14。在一個實施例中，柵極導體14被摻雜為P型導電性。例如，可以用元素周期表中的如硼的III A族元素摻雜柵極導體14，離子注入劑量范圍從lE15cnT2到約5E16cnT2。適合形成柵極導體14的各種CVD工藝包括但不限于常壓CVD(APCVD)、低壓 CVD (LPCVD)和等離子體增強CVD (EPCVD)、金屬有機CVD (MOCVD)及其組合。典型地，柵極導體14具有從Inm到20nm的范圍內的厚度。在一個實例中，柵極導體14具有從5nm到IOnm 的范圍內的厚度。圖4示出了向襯底5注入摻雜劑以提供源極和漏極區域20，25。在鄰近其上存在柵極結構15的襯底5的第一部分的襯底5的部分中的第一導電性的阱35內形成第二導電性的源極區域20和第二導電性的漏極區域25。可以使用例子注入工藝形成源極和漏極的擴展區域。更具體地說，在一個實例中， 當形成源極和漏極擴展區域時，摻雜劑元素可以是硼或BF2。可以利用在0. 2keV到3. OkeV 范圍內的注入能量以從5X IO14原子/cm2到5X IO15原子/cm2范圍內的注入劑量注入硼。 可以利用在1. OkeV到15. OkeV范圍內的注入能量以從5 X IO14原子/cm2到5 X IO15原子/ cm2范圍內的注入劑量注入BF2。仍參考圖4，形成與柵極結構15的側壁直接物理接觸的隔離物42。隔離物42可以由氧化物，即SiO2，構成但是還可以包括氮化物或氧氮化物材料。每個隔離物42可以具有從50. Onm到100. Onm范圍內的寬度。可以通過沉積和蝕刻工藝形成隔離物42。例如，可以使用包括但不限于化學氣相沉積(CVD)、等離子體輔助CVD和低壓化學氣相沉積(LPCVD) 的沉積工藝沉積保形介質層。沉積之后，接著使用如反應離子蝕刻的各向異性等離子體蝕刻工序蝕刻保形介質層以限定隔離物42的幾個形狀(geometry)。可以向襯底5注入源極和漏極區域20，25，即，深源極和漏極區域。典型地，摻雜源極和漏極區域20，25以提供第二導電性，并且襯底的溝道部分40具有第一導電性。典型地， 源極和漏極區域20，25具有與源極和漏極擴展區域相同的導電性。用于具有ρ型導電性的源極和漏極區域20，25的典型注入元素可以包括硼或BF2。可以利用從1. OkeV到8. OkeV 范圍內的注入能量以從IX IO15原子/cm2到7 X IO15原子/cm2范圍內的劑量用硼注入源極和漏極區域20，25。還可以利用從5. OkeV到40. OkeV范圍內的注入能量以從1 X IO15原子 /cm2到7X IO15原子/cm2范圍內的劑量用BF2注入源極和漏極區域20，25。可以利用從約 3. OkeV到15. OkeV的能量以從約1 X IO15原子/cm2到約7 X IO15原子/cm2的劑量用磷注入具有η型導電性的源極和漏極區域20，25。可以通過反向摻雜襯底5的阱區域35形成源極和漏極區域20，25，其中反向摻雜區域提供源極和漏極區域20，25并且在源極和漏極區域 20，25之間的阱區35的剩余部分提供襯底的溝道部分40。在一個實施例中，其中處理半導體器件100以提供η型場效應晶體管100，用ρ型摻雜劑摻雜襯底的溝道部分40并且用η 型摻雜劑摻雜源極和漏極區域20，25。圖5示出了在漏極區域25內形成第一導電性的摻雜區域30以在半導體器件100 的漏極側上提供集成雙極晶體管。在漏極區域25中但不在源極區域20中形成第一導電性的摻雜區域30，從而提供非對稱源極和漏極配置。在一個實施例中，通過離子注入提供摻雜區域30。在第二導電性的漏極區域25中有選擇地注入第一導電性的摻雜區域30，注入掩模80可以與離子注入工藝結合使用。注入掩模80可以由光致抗蝕劑材料構成。在另一個實施例中，可以通過由介質層構成的硬掩模提供注入掩模80。在一個實施例中，注入掩模 80暴露漏極區域25的要形成摻雜區域30的部分，并且位于其上并保護器件和襯底5的剩余部分。可以通過利用如，例如CVD、PECVD、蒸發或旋涂的沉積工藝，在至少柵極結構15、 源極區域20和漏極區域25上沉積的光致抗蝕劑材料的均厚層提供注入掩模80。利用包括將光致抗蝕劑材料曝光到輻射圖形，并且利用抗蝕劑顯影劑顯影曝光的光致抗蝕劑材料的光刻工藝將光致抗蝕劑材料的均厚層構圖成注入掩模80以提供暴露漏極區域25的要被注入第一導電性的摻雜區域的部分的開口。
仍參考圖5，在形成注入掩模80后，進行離子注入以向漏極區域25的暴露部分引入摻雜劑。提供漏極區域25的摻雜區域30的注入摻雜劑典型地具有與漏極區域25相反的導電性。摻雜區域30典型地具有與襯底5的溝道部分40相同的導電性。第一導電性的摻雜區域30提供集成雙極晶體管的發射極區域，具有第二導電性的漏極區域25的剩余部分提供集成雙極晶體管的基極區域。用于具有ρ型導電性的摻雜區域30的典型注入核素可以包括硼或BF2。可以利用從1. OkeV到8. OkeV范圍內的能量以從1 X IO15原子/cm2到7X IO15原子/cm2范圍內的劑量用硼注入摻雜區域30。還可以利用從5. OkeV到40. OkeV范圍內的注入能量以從1 X IO15 原子/cm2到7 X IO15原子/cm2范圍內的劑量用BF2注入摻雜區域30。可以利用從約3. OkeV 到15. OkeV的能量以從約1 X IO15原子/cm2到約7 X IO15原子/cm2的劑量用磷注入具有η 型導電性的摻雜區域30。在一個實施例中，其中處理半導體器件100以提供η型場效應晶體管100，用ρ型摻雜劑摻雜摻雜區域30，用ρ型摻雜劑摻雜襯底，并且用η型摻雜劑摻雜源極和漏極區域 20，25。在一個實施例中，其中處理半導體器件100以提供ρ型場效應晶體管100，用η型摻雜劑摻雜摻雜區域30，用η型摻雜劑摻雜襯底，并且用ρ型摻雜劑摻雜源極和漏極區域20， 25。在形成第一導電性的摻雜區域30之后，接著使用氧灰化移除注入掩模80。在一個實施例中，在所有的注入工藝步驟完成后進行退火處理步驟以減少制造工藝的熱預算。在源極和漏極注入后，對該結構退火以促進摻雜劑核素的擴散。可以通過如快速熱退火的退火處理活化源極和漏極區域。在一個實例中，使用從750°C到1200°C范圍內的溫度用從1. 0秒到20. 0秒范圍內的時間周期進行快速熱退火溫度。可以在所有的注入工藝步驟完成后進行退火處理以減少制造工藝的熱預算。
將硅化物接觸50形成到柵極結構15以及源極和漏極區域20，25。硅化物形成典型地要求在含-Si材料的表面上沉積如Ni、Co或Ti的難熔金屬。沉積后，接著使用如快速熱退火的熱處理對該結構進行退火步驟。在熱退火期間，沉積的金屬與Si反應形成金屬半導體合金，例如硅化物。可以在保形介質材料51的頂上沉積層間介質52。層間介質52可以選自如Si02、 Si3N4, SiOxNy> SiC、SiCO、SiCOH和SiCH化合物的含硅材料組成的組；上述含硅材料可以用 Ge ；碳摻雜氧化物；無機氧化物；無機聚合物；聚合物混合物；如聚酰胺或SiLK 的有機聚合物；其它含碳材料；如旋涂玻璃和基于倍半硅氧烷材料的有機-無機材料；以及類金剛石碳(DLC，還公知為非晶氫化碳，a-C:H)替代部分或全部Si。層間介質52的附加選擇包括 多孔形式的任意前述材料，或處于在處理期間變為多孔或可滲透或從多孔和/或可滲透變為非孔和/或非可滲透的形式的任意前述材料。可以通過各種沉積形成層間介質層52，包括但不限于溶液旋涂、溶液噴涂、化學氣相沉積(CVD)、等離子體增強CVD(PECVD)、濺射沉積、反應濺射沉積、離子束沉積和蒸發。 然后構圖并蝕刻介質材料51的保形層和層間介質層52以形成到襯底5的各源極和漏極以及柵極導體區域的過孔。形成過孔后，接著通過使用如CVD或鍍敷的沉積工藝向過孔中沉積導電金屬形成互連53。導電金屬可以包括但不限于鎢、銅、鋁、銀、金及其合金。最終結構在圖1中示出。雖然結合其優選實施例具體示出并描述了本發明，本領域的技術人員應該明白，在不脫離本發明的精神和范圍內可以進行形式和細節上的前述和其它改變。因此，旨在本發明不限于描述和示出的特定形式和細節，而是落入附加權利要求的范圍內。工業適用性本發明可以工業應用于并入在集成電路中的高性能半導體場效應晶體管(FET) 器件的設計和制造以及應用于各種電子器件和電子裝置。
權利要求
1.一種半導體器件100，所述器件包括柵極結構15，存在于具有第一導電性的襯底5的溝道部分40的頂上；第二導電性的源極區域20，存在于所述溝道部分40的第一末端；以及第二導電性的漏極區域25，位于所述溝道的第二末端并包括所述第一導電性的摻雜區域30，其中所述第一導電性的摻雜區域30通過具有所述第二導電性的所述漏極區域的剩余部分與所述溝道區域40隔離，其中存在與所述半導體器件的所述漏極區域集成的雙極晶體管區域，其中所述雙極晶體管區域包括由所述第一導電性的所述摻雜區域提供的發射極、由具有所述第二導電性的所述漏極的所述剩余部分提供的基極以及由所述第一導電性的所述溝道提供的集電極。
2.根據權利要求1的半導體器件，其中所述第一導電性是ρ型并且所述第二導電性是 η型，并且所述半導體器件是η型半導體器件，其中所述襯底由含-Si材料構成。
3.根據權利要求2的半導體器件，其中提供所述第一導電性的摻雜劑選自由硼、鋁、 鎵及其組合組成的組，并且提供所述第二導電性的摻雜劑選自由銻、砷、磷及其組合組成的組。
4.根據權利要求2的半導體器件，其中提供所述第一導電性的所述溝道部分中的摻雜劑濃度小于所述漏極區域中的所述第一導電性的所述摻雜區域中的摻雜劑濃度。
5.根據權利要求2的半導體器件，其中所述第二導電性的所述源極區域中的摻雜劑濃度在從1 X IO17原子/cm3到1 X IO20原子/cm3的范圍內。
6.根據權利要求5的半導體器件，其中提供所述第一導電性的所述溝道區域中的摻雜劑濃度在從ι χ IO15原子/cm3到1 X IO18原子/cm3的范圍內。
7.根據權利要求6的半導體器件，其中所述第一導電性的所述摻雜區域中的摻雜劑濃度在從1 X IO19原子/cm3到1 X IO21原子/cm3的范圍內。
8.根據權利要求1的半導體器件，其中所述第一導電性是η型并且所述第二導電性是 P型，并且所述半導體器件是P型半導體器件，其中所述襯底由含Si材料構成。
9.根據權利要求8的半導體器件，其中所述第二導電性的所述源極區域中的摻雜劑濃度在從IO17原子/cm3到102°原子/cm3的范圍內。
10.根據權利要求9的半導體器件，其中提供所述第一導電性的所述溝道部分中的摻雜劑濃度在從IO15原子/cm3到IOw原子/cm3的范圍內。
11.根據權利要求10的半導體器件，其中所述第一導電性的所述摻雜區域中的摻雜劑濃度在從IO17原子/cm3到102°原子/cm3的范圍內。
12.—種形成半導體器件100的方法，所述方法包括在具有第一導電性的阱35的襯底5的第一部分上形成柵極結構15 ；在鄰近其上存在所述柵極結構15的所述襯底的所述第一部分的所述襯底的部分中形成位于所述第一導電性的阱35內的第二導電性的源極區域20和第二導電性的漏極區域 25 ；以及在所述漏極區域25內形成第二導電性的摻雜區域30，以在所述半導體器件100的漏極側提供集成雙極晶體管，其中所述集成雙極晶體管包括由所述第一導電性的所述阱提供的集電極、由所述第二導電性的所述漏極區域提供的基極以及由存在于所述漏極區域中的所述第二導電性的所述摻雜區域提供的發射極。
13.根據權利要求12的方法，其中所述第一導電性是ρ型并且所述第二導電性是η型， 并且所述半導體器件是η型半導體器件。
14.根據權利要求13的方法，其中所述襯底由含Si材料構成，并且形成所述第一導電性的所述阱區域包括離子注入選自由硼、鋁、鎵及其組合組成的組的摻雜劑和外延生長用選自由硼、鋁、鎵及其組合組成的組的摻雜劑原位摻雜的含硅層中的至少一種。
15.根據權利要求14的方法，其中形成所述第二導電性的所述源極區域和所述第二導電性的所述漏極區域包括向鄰近其上存在所述柵極結構的所述襯底的所述第一部分的所述襯底的所述部分中離子注入選自由銻、砷、磷及其組合組成的組的摻雜劑。
16.根據權利要求15的方法，其中在所述漏極區域內形成所述第二導電性的所述摻雜區域包括離子注入選自由硼、鋁、鎵及其組合組成的組的摻雜劑，以提供具有比所述第一導電性的所述阱區域的摻雜劑濃度大的摻雜劑濃度的摻雜區域。
17.根據權利要求12的方法，其中所述第一導電性是η型并且所述第二導電性是ρ型。
18.根據權利要求17的方法，其中所述襯底由含Si材料構成，并且形成所述第一導電性的所述阱區域包括離子注入選自由銻、砷、磷及其組合組成的組的摻雜劑和外延生長用選自由銻、砷、磷及其組合組成的組的摻雜劑原位摻雜的含硅層中的至少一種。
19.根據權利要求18的方法，其中形成所述第二導電性的所述源極區域和所述第二導電性的所述漏極區域包括向鄰近其上存在所述柵極結構的所述襯底的所述第一部分的所述襯底的所述部分中離子注入選自由硼、鋁、鎵及其組合組成的組的摻雜劑。
20.根據權利要求19的方法，其中在所述漏極區域內形成所述第二導電性的所述摻雜區域包括離子注入選自由銻、砷、磷及其組合組成的組的摻雜劑，以提供具有比所述第一導電性的所述阱區域的摻雜劑濃度大的摻雜劑濃度的摻雜區域。
全文摘要
一種用于形成具有非對稱源極和漏極的半導體器件100的方法。在一個實施例中，該方法包括在具有第一導電性的阱35的襯底5的第一部分上形成柵極結構15。在與其上存在所述柵極結構的襯底的第一部分鄰近的襯底的部分中形成位于第一導電性的阱35內的第二導電性的源極區域20和第二導電性的漏極區域25。在漏極區域中形成第二導電性的摻雜區域30以在半導體器件的漏極側提供集成雙極晶體管，其中通過第一導電性的阱提供集電極，通過第二導電性的漏極區域提供基極并且通過存在于漏極區域中的第二導電性的摻雜區域提供發射極。還提供了通過上述方法形成的半導體器件。
文檔編號H01L21/336GK102576731SQ201080048042
公開日2012年7月11日 申請日期2010年10月18日 優先權日2009年10月28日
發明者樸宰垠, 王新琳, 陳向東 申請人:國際商業機器公司