專利名稱：60伏高壓ldpmos結構及其制造方法
技術領域：
本發明涉及半導體器件技術領域，具體來說，本發明涉及一種60伏高壓LDPMOS結構及其制造方法。
背景技術：
60V高壓(柵極與漏端工作電壓均是60V)BCD中柵極驅動器(Gate driver)驅動器件及其模塊廣泛應用于PDP驅動、LCD驅動、OLED驅動、馬達驅動、汽車電子等領域，是近年來的熱門研究領域。而HVPMOS (柵極與漏端都是高壓)在高壓fete Driver驅動器件中是個十分關鍵的器件。
發明內容
本發明所要解決的技術問題是提供一種60伏高壓LDPMOS結構及其制造方法，使 LDPMOS能夠承受更高的擊穿電壓，避免深槽隔離或結隔離的復雜工藝流程，且與0. 35μπι CMOS工藝完全兼容。為解決上述技術問題，本發明提供一種60伏高壓LDPMOS結構的制造方法，包括步驟提供P型硅襯底，其上形成有N型埋層，在所述P型硅襯底上熱生長P型外延層；在所述P型外延層中高能注入N型雜質，并經高溫擴散形成低濃度的高壓N阱，作為所述高壓LDPMOS結構的高壓阱以及高壓器件的自隔離；在所述高壓N阱中高能注入P型雜質，并經高溫擴散形成低濃度的漏極漂移區域；在所述高壓LDPMOS結構的源區附近的溝道區注入N型雜質，形成閾值電壓調節區域；在所述高壓LDPMOS結構的源區附近的柵極下面不能形成反型層的區域注入P型雜質，形成溝道連接區域；依照標準CMOS工藝在所述P型外延層上形成多個場氧化層，作為低壓器件與電路的隔離部分，以及作為所述高壓LDPMOS結構的柵極氧化層；在所述高壓LDPMOS結構的所述柵極氧化層上熱生長多晶硅柵并形成多晶柵極；依照標準CMOS工藝以所述多晶柵極為對準層，在所述高壓LDPMOS結構的源區以及漏區依次圖形曝光，分別形成源極、漏極、襯底引出端和N阱引出端。可選地，形成所述源極、漏極、襯底引出端、N阱引出端之后還包括步驟對所述高壓LDPMOS結構進行快速熱處理過程。可選地，對所述高壓LDPMOS結構進行快速熱處理過程之后還包括步驟對所述高壓LDPMOS結構進行接觸工藝并形成后段工藝。可選地，所述接觸工藝包括在所述源極、漏極、襯底引出端、N阱引出端上形成鈦硅化物或者鈷硅化物接觸。
可選地，所述N型雜質為磷，所述P型雜質為硼。為解決上述技術問題，相應地，本發明還提供一種60伏高壓LDPMOS結構，包括N型埋層，位于P型硅襯底中，所述P型硅襯底上形成有P型外延層；低濃度的高壓N阱，位于所述N型埋層之上、所述P型外延層之中，作為所述高壓 LDPMOS結構的高壓阱以及高壓器件的自隔離；低濃度的漏極漂移區域，位于所述高壓N阱中；閾值電壓調節區域，位于所述高壓LDPMOS結構的源區附近的溝道區；溝道連接區域，位于所述高壓LDPMOS結構的源區附近的柵極下面不能形成反型層的區域；多個場氧化層，分布于所述P型外延層的表面，作為低壓器件與電路的隔離部分， 以及作為所述高壓LDPMOS結構的柵極氧化層；多晶柵極，位于所述高壓LDPMOS結構的所述柵極氧化層上；源極、漏極、襯底引出端和N阱引出端，分布在所述P型外延層的表面，所述源極位于所述溝道連接區域中，所述漏極位于所述漏極漂移區域中，所述N阱引出端位于所述閾值電壓調節區域中，所述襯底引出端位于所述高壓N阱兩側。可選地，所述源極、漏極、襯底引出端和N阱引出端上包括鈦硅化物或者鈷硅化物接觸。與現有技術相比，本發明具有以下優點本發明提出了一種柵極與漏極的工作電壓都是60伏的高壓LDPMOS結構及制造工藝，該高壓LDPMOS結構的擊穿電壓能大于85伏。本發明中的60伏高壓B⑶工藝采用P 型外延工藝，高壓器件采用高壓N阱來實現自隔離，而不必采用傳統的溝槽隔離或結隔離， 工藝簡單。高壓LDPMOS結構的柵極采用場氧化層(LOCOS)作為柵極氧化層，避免了生長大于1000A的厚柵極氧化層及雙柵極氧化層等復雜工藝，并且實現在漏端和柵極同時承受高壓。特別是如果生長如此厚的柵極氧化層，與低壓CMOS的工藝兼容將有問題，會造成低壓 CMOS部分的場隔離漏電等問題。
本發明的上述的以及其他的特征、性質和優勢將通過下面結合附圖和實施例的描述而變得更加明顯，其中圖1為本發明一個實施例的60伏高壓LDPMOS結構的制造方法的流程圖；圖2至圖9為本發明一個實施例的60伏高壓LDPMOS結構的制造過程的剖面結構圖。
具體實施例方式下面結合具體實施例和附圖對本發明作進一步說明，在以下的描述中闡述了更多的細節以便于充分理解本發明，但是本發明顯然能夠以多種不同于此描述地其它方式來實施，本領域技術人員可以在不違背本發明內涵的情況下根據實際應用情況作類似推廣、演繹，因此不應以此具體實施例的內容限制本發明的保護范圍。圖1為本發明一個實施例的60伏高壓LDPMOS結構的制造方法的流程圖。如圖1所示，該制造方法可以包括執行步驟SlOl，提供P型硅襯底，其上形成有N型埋層，在P型硅襯底上熱生長P 型外延層；執行步驟S102，在P型外延層中高能注入N型雜質，并經高溫擴散形成低濃度的高壓N阱，作為高壓LDPMOS結構的高壓阱以及高壓器件的自隔離；執行步驟S103，在高壓N阱中高能注入P型雜質，并經高溫擴散形成低濃度的漏極漂移區域；執行步驟S104，在高壓LDPMOS結構的源區附近的溝道區注入N型雜質，形成閾值電壓調節區域，來調節高壓LDPMOS結構的閾值電壓；執行步驟S105，在高壓LDPMOS結構的源區附近的柵極下面不能形成反型層的區域注入P型雜質，形成溝道連接區域，這樣該高壓LDPMOS結構在工作時源區的P型就能與 P型溝道導通；執行步驟S106，依照標準CMOS工藝在P型外延層上形成多個場氧化層，作為低壓器件與電路的隔離部分，以及作為高壓LDPMOS結構的柵極氧化層；執行步驟S107，在高壓LDPMOS結構的柵極氧化層上熱生長多晶硅柵并形成多晶柵極；執行步驟S108，依照標準CMOS工藝以多晶柵極為對準層，在高壓LDPMOS結構的源區以及漏區依次圖形曝光，分別形成源極、漏極、襯底引出端和N阱引出端。60伏高壓LDPMOS結構的制造方法的實施例圖2至圖9為本發明一個實施例的60伏高壓LDPMOS結構的制造過程的剖面結構圖。其中，如圖2所示，提供P型硅襯底201，其上形成有N型埋層202，在P型硅襯底201 上熱生長P型外延層203。如圖3所示，在P型外延層203中高能注入N型雜質，該N型雜質可以為磷，并經高溫擴散形成低濃度的高壓N阱204，作為高壓LDPMOS結構200的高壓阱以及高壓器件的
自隔離。如圖4所示，在高壓N阱204中高能注入P型雜質，該P型雜質可以為硼，并經高溫擴散形成低濃度的漏極漂移區域205。如圖5所示，在高壓LDPMOS結構200的源區附近的溝道區注入N型雜質磷，形成閾值電壓調節區域206，來調節高壓LDPMOS結構200的閾值電壓。如圖6所示，在高壓LDPMOS結構200的源區附近的柵極下面不能形成反型層的區域注入P型雜質硼，形成溝道連接區域207。這樣，該高壓LDPMOS結構200在工作時源區的 P型就能與P型溝道連通。如圖7所示，依照標準CMOS工藝在P型外延層203上形成多個場氧化層 (LOCOS) 208，作為低壓器件與電路的隔離部分，同時作為60V高壓LDPMOS結構200的柵極
氧化層。如圖8所示，在高壓LDPMOS結構200的柵極氧化層上熱生長多晶硅柵并形成多晶柵極209。如圖9所示，依照標準CMOS工藝以多晶柵極209為對準層，在高壓LDPMOS結構 200的源區以及漏區依次圖形曝光，分別形成源極211、漏極212、襯底引出端213、214和N阱引出端215。之后還可以對高壓LDPMOS結構200進行快速熱處理過程(RTA)，以降低接觸電阻。接著對高壓LDPMOS結構200進行接觸工藝并形成后段工藝，該接觸工藝包括在源極211、漏極212、襯底引出端213、214、N阱引出端215上形成鈦硅化物或者鈷硅化物接觸。60伏高壓LDPMOS結構的實施例圖9為本發明一個實施例的60伏高壓LDPMOS結構的剖面結構示意圖。如圖9所示，該60伏高壓LDPMOS結構200可以包括P型硅襯底201、N型埋層202、P型外延層203、 低濃度的高壓N阱204、低濃度的漏極漂移區域205、閾值電壓調節區域206、溝道連接區域 207、多個場氧化層208、多晶柵極209、源極211、漏極212、襯底引出端213、214和N阱引出端 215。其中，N型埋層202位于P型硅襯底201中，P型硅襯底201上形成有P型外延層 203。低濃度的高壓N阱204位于N型埋層202之上、P型外延層203之中，作為高壓LDPMOS 結構200的高壓阱以及高壓器件的自隔離。低濃度的漏極漂移區域205位于高壓N阱204 中。閾值電壓調節區域206位于高壓LDPMOS結構200的源區附近的溝道區。溝道連接區域207位于高壓LDPMOS結構200的源區附近的柵極下面不能形成反型層的區域。多個場氧化層208分布于P型外延層203的表面，作為低壓器件與電路的隔離部分，以及作為高壓LDPMOS結構200的柵極氧化層。多晶柵極209位于高壓LDPMOS結構200的柵極氧化層上。源極211、漏極212、襯底引出端213、214和N阱引出端215分布在P型外延層203的表面。其中源極211位于溝道連接區域207中，漏極212位于漏極漂移區域205中，N阱引出端215位于閾值電壓調節區域206中，襯底引出端213、214位于高壓N阱204兩側。其中源極211、漏極212、襯底引出端213、214和N阱引出端215上包括鈦硅化物或者鈷硅化物接觸。本發明提出了一種柵極與漏極的工作電壓都是60伏的高壓LDPMOS結構及制造工藝，該高壓LDPMOS結構的擊穿電壓能大于85伏。本發明中的60伏高壓B⑶工藝采用P 型外延工藝，高壓器件采用高壓N阱來實現自隔離，而不必采用傳統的溝槽隔離或結隔離， 工藝簡單。高壓LDPMOS結構的柵極采用場氧化層(LOCOS)作為柵極氧化層，避免了生長大于1000A的厚柵極氧化層及雙柵極氧化層等復雜工藝，并且實現在漏端和柵極同時承受高壓。特別是如果生長如此厚的柵極氧化層，與低壓CMOS的工藝兼容將有問題，會造成低壓 CMOS部分的場隔離漏電等問題。本發明雖然以較佳實施例公開如上，但其并不是用來限定本發明，任何本領域技術人員在不脫離本發明的精神和范圍內，都可以做出可能的變動和修改。因此，凡是未脫離本發明技術方案的內容，依據本發明的技術實質對以上實施例所作的任何修改、等同變化及修飾，均落入本發明權利要求所界定的保護范圍之內。
權利要求
1.一種60伏高壓LDPMOS結構O00)的制造方法，包括步驟提供P型硅襯底001)，其上形成有N型埋層002)，在所述P型硅襯底O01)上熱生長P型外延層(203)；在所述P型外延層(20 中高能注入N型雜質，并經高溫擴散形成低濃度的高壓N阱 004)，作為所述高壓LDPMOS結構O00)的高壓阱以及高壓器件的自隔離；在所述高壓N, Q04)中高能注入P型雜質，并經高溫擴散形成低濃度的漏極漂移區域(205)；在所述高壓LDPMOS結構(200)的源區附近的溝道區注入N型雜質，形成閾值電壓調節區域(206)；在所述高壓LDPMOS結構O00)的源區附近的柵極下面不能形成反型層的區域注入P 型雜質，形成溝道連接區域O07)；依照標準CMOS工藝在所述P型外延層(20 上形成多個場氧化層008)，作為低壓器件與電路的隔離部分，以及作為所述高壓LDPMOS結構(200)的柵極氧化層；在所述高壓LDPMOS結構000)的所述柵極氧化層上熱生長多晶硅柵并形成多晶柵極 (209)；依照標準CMOS工藝以所述多晶柵極(209)為對準層，在所述高壓LDPMOS結構(200) 的源區以及漏區依次圖形曝光，分別形成源極011)、漏極012)、襯底引出端(213、214)和 N阱引出端015)。
2.根據權利要求1所述的制造方法，其特征在于，形成所述源極011)、漏極012)、襯底引出端Q13、214)、N阱引出端015)之后還包括步驟對所述高壓LDPMOS結構(200)進行快速熱處理過程。
3.根據權利要求2所述的制造方法，其特征在于，對所述高壓LDPMOS結構(200)進行快速熱處理過程之后還包括步驟對所述高壓LDPMOS結構(200)進行接觸工藝并形成后段工藝。
4.根據權利要求3所述的制造方法，其特征在于，所述接觸工藝包括在所述源極 011)、漏極012)、襯底引出端Q13、214)、N阱引出端(215)上形成鈦硅化物或者鈷硅化物接觸。
5.根據權利要求1至4中任一項所述的制造方法，其特征在于，所述N型雜質為磷，所述P型雜質為硼。
6.一種60伏高壓LDPMOS結構(200)，包括N型埋層002)，位于P型硅襯底001)中，所述P型硅襯底001)上形成有P型外延層 003)；低濃度的高壓N阱004)，位于所述N型埋層(20 之上、所述P型外延層(20 之中， 作為所述高壓LDPMOS結構(200)的高壓阱以及高壓器件的自隔離； 低濃度的漏極漂移區域005)，位于所述高壓N阱Q04)中； 閾值電壓調節區域006)，位于所述高壓LDPMOS結構000)的源區附近的溝道區； 溝道連接區域007)，位于所述高壓LDPMOS結構000)的源區附近的柵極下面不能形成反型層的區域；多個場氧化層008)，分布于所述P型外延層(20 的表面，作為低壓器件與電路的隔離部分，以及作為所述高壓LDPMOS結構O00)的柵極氧化層；多晶柵極009)，位于所述高壓LDPMOS結構O00)的所述柵極氧化層上； 源極011)、漏極012)、襯底引出端(213、214)和N阱引出端015)，分布在所述P型外延層O03)的表面，所述源極(211)位于所述溝道連接區域O07)中，所述漏極(212)位于所述漏極漂移區域O05)中，所述N阱引出端(215)位于所述閾值電壓調節區域(206) 中，所述襯底引出端(213、214)位于所述高壓N阱(204)兩側。
7.根據權利要求6所述的高壓LDPMOS結構000)，其特征在于，所述源極011)、漏極 012)、襯底引出端(213、214)和N阱引出端(215)上包括鈦硅化物或者鈷硅化物接觸。
全文摘要
本發明提供一種60伏高壓LDPMOS結構及其制造方法，該制造方法包括步驟提供P型硅襯底，其上形成有N型埋層和P型外延層；在P型外延層中高能注入N型雜質，形成低濃度的高壓N阱；在高壓N阱中高能注入P型雜質，形成低濃度的漏極漂移區域；在LDPMOS源區附近的溝道區注入N型雜質，形成閾值電壓調節區域；在LDPMOS源區附近的柵極下面不能形成反型層的區域注入P型雜質，形成溝道連接區域；在P型外延層上形成多個場氧化層；在LDPMOS的柵極氧化層上熱生長多晶硅柵；以多晶柵極為對準層，分別形成源極、漏極、襯底引出端和N阱引出端。本發明能夠承受更高的擊穿電壓，避免深槽隔離或結隔離的復雜工藝流程，且與0.35μm低壓CMOS工藝完全兼容。
文檔編號H01L21/336GK102394221SQ20111036609
公開日2012年3月28日 申請日期2011年11月17日 優先權日2011年11月17日
發明者劉建華 申請人:上海先進半導體制造股份有限公司