<listing id="vjp15"></listing><menuitem id="vjp15"></menuitem><var id="vjp15"></var><cite id="vjp15"></cite>
<var id="vjp15"></var><cite id="vjp15"><video id="vjp15"><menuitem id="vjp15"></menuitem></video></cite>
<cite id="vjp15"></cite>
<var id="vjp15"><strike id="vjp15"><listing id="vjp15"></listing></strike></var>
<var id="vjp15"><strike id="vjp15"><listing id="vjp15"></listing></strike></var>
<menuitem id="vjp15"><strike id="vjp15"></strike></menuitem>
<cite id="vjp15"></cite>
<var id="vjp15"><strike id="vjp15"></strike></var>
<var id="vjp15"></var>
<var id="vjp15"></var>
<var id="vjp15"><video id="vjp15"><thead id="vjp15"></thead></video></var>
<menuitem id="vjp15"></menuitem><cite id="vjp15"><video id="vjp15"></video></cite>
<var id="vjp15"></var><cite id="vjp15"><video id="vjp15"><thead id="vjp15"></thead></video></cite>
<var id="vjp15"></var>
<var id="vjp15"></var>
<menuitem id="vjp15"><span id="vjp15"><thead id="vjp15"></thead></span></menuitem>
<cite id="vjp15"><video id="vjp15"></video></cite>
<menuitem id="vjp15"></menuitem>

一種圖形化絕緣體上Si/CoSi<sub>2</sub>襯底材料及其制備方法

文檔序號:7166053閱讀:435來源:國知局
專利名稱:一種圖形化絕緣體上Si/CoSi<sub>2</sub>襯底材料及其制備方法
—種圖形化絕緣體上Si/CoSi2襯底材料及其制備方法技術領域
本發明屬于半導體領域,特別是涉及一種圖形化絕緣體上Si/CoSi2襯底材料及其制備方法。
背景技術
BiCMOS是繼CMOS后的新一代高性能VLSI工藝。CMOS以低功耗、高密度成為80年VLSI的主流工藝。隨著尺寸的逐步縮小,電路性能不斷得到提高,但是當尺寸降到Ium以下時,由于載流子速度飽和等原因,它的潛力受到很大的限制。把CMOS和Bipolar集成在同一芯片上,其基本思想是以CMOS器件為主要單元電路,而在要求驅動大電容負載之處加入雙極器件或電路,發揮各自的優勢,克服缺點,可以使電路達到高速度、低功耗。因此BiCMOS電路既具有CMOS電路高集成度、低功耗的優點,又獲得了雙極電路高速、強電流驅動能力的優勢。
SOI (Silicon-On-1nsu lator,絕緣襯底上的娃)技術是在頂層娃和背襯底之間引入了一層埋氧化層。SOI結構可以實現MOS數字電路芯片上電路元件之間的全介質隔離;SOI加上深槽隔離,也可使雙極或BiCMOS模擬和混合信號電路芯片上的元件實現全介質隔離。通過在絕緣體上形成半導體薄膜,SOI材料具有了體硅所無法比擬的優點:可以實現集成電路中元器件的介質隔離,徹底消除了體硅CMOS電路中的寄生閂鎖效應;采用這種材料制成的集成電路還具有寄生電容小、集成密度高、速度快、工藝簡單、短溝道效應小及特別適用于低壓低功耗電路等優勢,因此可以說SOI將有可能成為深亞微米的低壓、低功耗集成電路的主流技術。
傳統的SOI襯底包括背襯底,絕緣層以及絕緣層上的頂層硅,一般的SOI雙極電路、BiCMOS電路的制造需要在傳統SOI頂層硅中制作集電區重摻雜埋層,以降低集電極電阻與增加襯底的擊穿電壓,但是,這樣的制作工藝步驟復雜,且占用了部分頂層硅的空間,增加了頂層硅的厚度。而且,傳統的SOI BICMOS工藝一般是在傳統SOI厚度相同的頂層硅上制作雙極電路與CMOS電路,然而,制作雙極電路特別是垂直型雙極電路需要的SOI頂層硅厚度較大,這會導致SOI CMOS電路在運行過程中難以達到全耗盡,從而大大的降低了 SOICMOS電路的運行速度而影響BICMOS電路運行速度的提高。一般來說,SOI CMOS電路需要SOI頂層硅的厚度小于200nm,而由于需要同時集成雙極電路的需要,其厚度需要遠遠的超過此厚度。發明內容
鑒于以上所述現有技術的缺點,本發明的目的在于提供一種圖形化絕緣體上Si/CoSiJ^底材料及其制備方法,在傳統SOI襯底的絕緣層和頂層娃之間插入一層金屬娃化物CoSi2,以代替常規SOI雙極晶體管中的集電區重摻雜埋層,從而達到減小雙極電路所需頂層硅厚度、簡化工藝等目的。
為實現上述目的及其他相關目的,本發明提供一種圖形化絕緣體上Si/CoSi2襯底材料的制備方法,所述制備方法至少包括以下步驟:1)提供第一 Si襯底,在所述第一 Si襯底待制備MOS器件的區域的表面形成光刻膠,然后在所述第一 Si襯底及光刻膠的表面依次形成Co層與Ti層,接著采用抬離工藝去除所述光刻膠及結合于所述光刻膠上的Co層及Ti層;2)進行第一次退火以使所述第一 Si襯底與所述Co層反應生成CoSi層,然后去除所述Ti層及未反應的Co層,接著進行第二次退火以使所述CoSi層轉變成CoSi2層;3)在所述CoSi2層及第一 Si襯底表面形成第一 SiO2層,然后進行H離子注入以在所述第一 Si襯底形成剝離界面;4)提供具有第二 SiO2層的第二 Si襯底,鍵合所述第二 SiO2層與所述第一SiO2層,然后進行第三次退火以使所述第一 Si襯底從所述剝離界面剝離,最后對剝離表面拋光以完成制備。
在本發明的制備方法中,所述步驟I)還包括對所述第一 Si襯底進行標準的濕式化學清洗法清洗的步驟。
優選地,所述步驟I)中,在真空環境中淀積所述Co層與Ti層,其中,淀積的Co層厚度為15 30nm,淀積的Ti層厚度為5 10nm。
在本發明的制備方法中,所述第一次退火氣氛為N2氣氛,退火溫度為500 600 °C,退火時間為60秒。
在本發明的制備方法中,在60°C下選用摩爾比為1:1: 5的NH3、H2O2、H2O溶液采用濕法刻蝕去除所述Ti層,選用摩爾比為1:1: 5的HC1、H202、H2O溶液采用濕法刻蝕去除所述未反應的Co層。
在本發明的制備方法中,所述第二次退火氣氛為N2氣氛,退火溫度為800 900 °C,退火時間為60秒。
在本發明的制備方法中,所述步驟3)中形成所述第一 SiO2層后還包括對其在900°C下退火I小時的步驟。
在本發明的制備方法中,所述步驟3)中H離子注入后還包括對所述第一 SiO2層進行拋光的步驟。
在本發明的制備方法中,所述第三次退火氣氛為N2氣氛,退火溫度為400 600°C,退火時間為30分鐘。
在本發明的制備方法中,所述步驟4)還包括第四次退火以加強所述第二 SiO2層與所述第一 SiO2層鍵合的步驟。所述第四次退火氣氛為N2氣氛,退火溫度為800°C,退火時間為4小時。
本發明還提供一種圖形化絕緣體上Si/CoSi2襯底材料,至少包括:Si襯底;結合于所述Si襯底表面的絕緣層;結合于所述絕緣層部分表面的CoSi2層;以及結合于所述CoSi2層與所述絕緣層表面的Si頂層;
在本發明的圖形化絕緣體上Si/CoSi2襯底材料中,所述CoSi2層垂向對應的Si頂層區域為用于制備雙極器件的區域。
在本發明的圖形化絕緣體上Si/CoSi2襯底材料中,所述CoSi2層的厚度為30 150nm。所述Si頂層的厚度為5 200nm。
如上所述,本發明的圖形化絕緣體上底材料及其制備方法,具有以下有益效果:通過抬離(lift-on)技術制作圖形化的金屬Co層,然后使Co層與Si襯底兩次反應生成CoSi2,并通過智能剝離工藝對其進行轉移,以在傳統SOI襯底的BOX層和頂層硅之間的部分區域插入一層金屬硅化物CoSi2,以代替常規SOI雙極晶體管中的集電區重摻雜埋層,未插入CoSi2的區域用以制造MOS器件,從而達到減小頂層硅厚度、簡化工藝等目的。本發明的工藝簡單,適用于大規模的工業生產。


圖1 圖4顯示為本發明的圖形化絕緣體上Si/CoSi2襯底材料的制備方法步驟I)所呈現的結構示意圖。
圖5顯示為本發明的圖形化絕緣體上Si/CoSi2襯底材料的制備方法步驟2)所呈現的結構示意圖。
圖6 圖7顯示為本發明的圖形化絕緣體上Si/CoSi2襯底材料的制備方法步驟3)所呈現的結構示意圖。
圖8 圖11顯示為本發明的圖形化絕緣體上Si/CoSi2襯底材料的制備方法步驟4)所呈現的結構示意圖。
元件標號說明
權利要求
1.一種圖形化絕緣體上Si/CoSi2襯底材料的制備方法,其特征在于,所述制備方法至少包括以下步驟: 1)提供第一Si襯底,在所述第一 Si襯底上待制備MOS器件的區域形成光刻膠,然后在所述第一 Si襯底及光刻膠的表面依次形成Co層與Ti層,接著采用抬離工藝去除所述光刻膠及結合于所述光刻膠上的Co層及Ti層; 2)進行第一次退火以使所述第一Si襯底與所述Co層反應生成CoSi層,然后去除所述Ti層及未反應的Co層,接著進行第二次退火以使所述CoSi層轉變成CoSi2層; 3)在所述CoSi2層及第一Si襯底表面形成第一 SiO2層,然后進行H離子注入以在所述第一 Si襯底中形成剝離界面; 4)提供具有第二SiO2層的第二 Si襯底,鍵合所述第二 SiO2層與所述第一 SiO2層,然后進行第三次退火以使所述第一 Si襯底從所述剝離界面剝離,最后對剝離表面拋光以完成制備。
2.根據權利要求1所述的圖形化絕緣體上Si/CoSi2襯底材料的制備方法,其特征在于:所述步驟I)還包括對所述第一 Si襯底進行標準的濕式化學清洗法清洗的步驟。
3.根據權利要求1所述的圖形化絕緣體上Si/CoSi2襯底材料的制備方法,其特征在于:所述步驟I)中,在真空環境中淀積所述Co層與Ti層,其中,淀積的Co層厚度為15 30nm,淀積的Ti層厚度為5 10nm。
4.根據權利要求1所述的圖形化絕緣體上Si/CoSi2襯底材料的制備方法,其特征在于:所述第一次退火氣氛為N2氣氛,退火溫度為500 600°C,退火時間為60秒。
5.根據權利要求 1所述的圖形化絕緣體上Si/CoSi2襯底材料的制備方法,其特征在于:在60°C下選用摩爾比為1:1: 5的ΝΗ3、Η202、Η20溶液采用濕法刻蝕去除所述Ti層,選用摩爾比為1:1: 5的HCl、H202、H2O溶液采用濕法刻蝕去除所述未反應的Co層。
6.根據權利要求1所述的圖形化絕緣體上Si/CoSi2襯底材料的制備方法,其特征在于:所述第二次退火氣氛為N2氣氛,退火溫度為800 900°C,退火時間為60秒。
7.根據權利要求1所述的圖形化絕緣體上Si/CoSi2襯底材料的制備方法,其特征在于:所述步驟3)中形成所述第一 SiO2層后還包括對其在900°C下退火I小時的步驟。
8.根據權利要求1所述的圖形化絕緣體上Si/CoSi2襯底材料的制備方法,其特征在于:所述步驟3)中H離子注入后還包括對所述第一 SiO2層進行拋光的步驟。
9.根據權利要求1所述的圖形化絕緣體上Si/CoSi2襯底材料的制備方法,其特征在于:所述第三次退火氣氛為N2氣氛,退火溫度為400 600°C,退火時間為30分鐘。
10.根據權利要求1所述的圖形化絕緣體上Si/CoSi2襯底材料的制備方法,其特征在于:所述步驟4)還包括第四次退火以加強所述第二 SiO2層與所述第一 5102層鍵合的步驟。
11.根據權利要求10所述的圖形化絕緣體上Si/CoSi2襯底材料的制備方法,其特征在于:所述第四次退火氣氛為N2氣氛,退火溫度為800°C,退火時間為4小時。
12.—種圖形化絕緣體上底材料,其特征在于,至少包括:Si襯底;結合于所述Si襯底表面的絕緣層;結合于所述絕緣層部分表面的CoSi2層;以及結合于所述CoSi2層與所述絕緣層表面的Si頂層。
13.根據權利要求12所述的圖形化絕緣體上底材料,其特征在于:所述CoSi2層垂向對應的Si頂層區域為用于制備雙極器件的區域。
14.根據權利要求12所述的圖形化絕緣體上底材料,其特征在于:所述CoSi2層的厚度為30 150nm。
15.根據權利要求12所述的圖形化絕緣體上Si/CoSi2襯底材料,其特征在于:所述Si頂層的厚度 為5 200nm。
全文摘要
本發明提供一種圖形化絕緣體上Si/CoSi2襯底材料及其制備方法,通過抬離(lift-on)技術制作圖形化的金屬Co層,然后使Co層與Si襯底兩次反應生成CoSi2,并通過智能剝離工藝對其進行轉移,以在傳統SOI襯底的BOX層和頂層硅之間的部分區域插入一層金屬硅化物CoSi2,以代替常規SOI雙極晶體管中的集電區重摻雜埋層,未插入CoSi2的區域用以制造MOS器件,從而達到減小頂層硅厚度、簡化工藝等目的。本發明的工藝簡單,適用于大規模的工業生產。
文檔編號H01L21/8249GK103137565SQ20111038423
公開日2013年6月5日 申請日期2011年11月28日 優先權日2011年11月28日
發明者俞文杰, 張波, 趙清太, 狄增峰, 張苗, 王曦 申請人:中國科學院上海微系統與信息技術研究所
網友詢問留言 已有0條留言
  • 還沒有人留言評論。精彩留言會獲得點贊!
1
韩国伦理电影