專利名稱：超低壓cmos圖像傳感器像素單元及電壓輸入輸出方法
技術領域：
本發明涉及集成電路技術領域，具體涉及一種超低壓雙互補金屬氧化物半導體 (CMOS)圖像傳感器像素單元及電壓輸入輸出方法。
背景技術：
CMOS圖像傳感器(CIS)不僅在多數電子產品，如個人電腦、移動電話、掌上電腦等有著廣泛的應用，CMOS有源像素單元(APS)也基于自身低成本、低功耗、高集成能力的優勢，逐步替代了電荷耦合器件(CCD)。CIS的特性主要由分辨率、填充系數、暗電流、時間噪聲、固定圖形噪聲、靈敏度、響應率、量子效率、動態范圍和信噪比決定的。近年，為了制造適應于移動電子器件，如手機、掌上電腦等要求最小功耗的APS器件，展開了減小所需的供應電壓值，并延長電池壽命。但是，傳統3T-APS結構像素單元，等效電路結構如圖1中虛線框內所示，包括重置晶體管Ml、光電二極管Dl及它們中間接點m與輸出端之間的射極互連的源NMOS跟隨晶體管M2和PMOS管M3，M1集電極電連接重置信號Φ 1，M2基極電連接Ni， M2集電極電連接偏置電壓Vdd，M3基極電連接選擇信號民，該像素單元輸出端還電連接接地的飽和NMOS管M7。為了得到最大的信號噪聲比和像素動態范圍，針對傳統3T-APS結構如圖2所示，信號必須盡可能大，如果供應電壓小于IV，將會影響信號噪聲比和像素單元的動態范圍，因為允許的輸入信號電壓減小，低電流將造成較大的噪聲電壓。所以，信號必須有帶有軌至軌信號輸入級和軌至軌的信號輸出級結構。本發明的目的是如何提高像素單元輸出電壓的動態范圍，從而降低輸入電壓大小，從而能節省設備功耗。
發明內容
本發明需要解決的技術問題是，如何提供一種超低壓CMOS圖像傳感器像素單元及電壓輸入輸出方法，相較傳統3T-APS結構能大大提高輸出電壓動態范圍，從而降低輸入電壓、節省功耗。本發明的第一個技術問題這樣解決構建一種超低壓CMOS圖像傳感器像素單元， 包括重置晶體管、光電二極管及它們中間接點與第一輸出端之間的射極互連的源NMOS跟隨晶體管和PMOS管，所述源NMOS跟隨晶體管集電極電連接偏置電壓，其特征在于，還包括射極互連的源PMOS跟隨晶體管，基極電連接所述中間接點，集電極電連接地；NMOS管，基極電連接選擇信號，集電極電連接第二輸出端；所述選擇信號還電連接所述PMOS管的基極。按照本發明提供的超低壓CMOS圖像傳感器像素單元，第一輸出端電連接接地的飽和NMOS管，第二輸出端電連接接所述偏置電壓的飽和PMOS管。按照本發明提供的超低壓CMOS圖像傳感器像素單元，第一輸出端和第二輸出端分別電連接集成放大器的各自對應輸入端。本發明的另一個技術問題這樣解決構建一種超低壓CMOS圖像傳感器像素單元的電壓輸入輸出方法，其特征在于，包括以下步驟施加Vdd > VIP+VIN+2Vdsat的電源電壓Vdd作為所述偏置電壓，Vip是所述源PMOS跟隨晶體管的閾值電壓，Vin是所述源NMOS跟隨晶體管的閾值電壓，Vdsat是經過源電流的電壓；第一輸出端電壓v。utn和第二輸出端電壓v。_共同構成了所述像素單元的輸出電壓 v。ut，其范圍是vdsat < Voutput < vDD-vdsat。按照本發明提供的所述電壓輸入輸出方法，所述電源電壓Vdd是IV，所述范圍的大小是0. 5 0. 6V。本發明提供的超低壓CMOS圖像傳感器像素單元及電壓輸入輸出方法，相較于最大有效輸出電壓范圍只有(VDD-2VT-Vdsat)、動態范圍受限于重置晶體管和源隨晶體管的閾值電壓降、不能脫離復雜輸出電路工作于低于IV電源電壓狀態的傳統3T-APS結構單元而言， 更為穩定、高效地使像素單元工作于超低電源電壓狀態，并擴大信號噪聲比和像素動態范圍。
下面結合附圖和具體實施例進一步對本發明進行詳細說明圖1為傳統3T-APS結構像素單元等效電路結構示意圖；圖2為圖1所示傳統3T-APS結構像素單元有效動態范圍示意圖；圖3為本發明超低壓像素單元結構等效電路結構示意圖；圖4為圖3所示超低壓像素單元的有效動態范圍示意圖；圖5為絕緣襯底上的硅(SOI)CMOS技術下的超低壓像素單元結構圖；圖6為體硅CMOS技術下的超低壓像素單元結構圖。
具體實施例方式首先，說明本發明所提供的能提高CMOS圖像傳感器填充系數的像素單元的具體單元結構和操作機理( 一 )單元結構該像素單元，具體等效電路結構如圖3中虛線框內部所示，在傳統3T-APS結構的基礎上增加射極互連的一個源PMOS跟隨晶體管M4，基極電連接所述中間接點，集電極電連接地；一個NMOS管M5，基極電連接選擇信號&，集電極電連接第二輸出端；所述選擇信號&還電連接所述PMOS管M3的基極。這樣M2、M3、M4、M5共同構成互補的信號通道，第二輸出端還電連接接所述偏置電壓Vdd的飽和PMOS管M6，與原有輸出端(第一輸出端)一起電連接集成放大器Al的對應輸入端，共同構成輸出電壓V。ut。( 二)操作機理①整體結構像素單元由一個光電二極管、一個重置晶體管(Ml)、四個構成平行互補信號通道的晶體管M2、M3、M4、M5和兩個源跟隨晶體管M6、M7組成。②重置晶體管Ml用于減小電源Vdd和輸入節點m的閾值電壓降，兩互補源跟隨晶體管M2、M5用于放大m處的信號，并將其傳輸至輸出。
源匪OS管M2的輸入輸出范圍如下所示Vdsat+VIN < VNinput < VddVdsat < VNoutput < Vdd-Vin其中，Vmnput和VN。utput分別為m的輸入輸出電壓范圍；Vin為源NMOS跟隨晶體管M2 的閾值電壓；vdsat為經過源電流的電壓。源PMOS管M5的輸入輸出范圍如下所示0 < Vpinput < VDD-Vdsat-VIPVip < Vpoutput < Nw-Nisat其中，Vpinput和VP。utput分別為m的輸入輸出電壓范圍；Vip為源PMOS跟隨晶體管M4 的閾值電壓。為了確定完全的軌至軌輸入電壓，供應電源電壓至少為VIP+VIN+2Vdsat ；同時有效輸出電壓范圍接近軌至軌的電壓，如下所示Vdsat < Voutput < VDD-Vdsat第二，結合本發明具體實施例進一步詳細說明，但本發明包括但不限于以下實施例。實施例1采用了電壓低至1.2V的0. 25um厚度的CMOS臺積電(TSMC)技術，根據上述技術，每個像素單元只需要一個多晶硅層和五個金屬層的測試結構，且此時Vin = 0. 4V，Vip = 0. 6V，Vdsat = 0. IV，如果偏置晶體管工作在三極管狀態或弱反型狀態，電源電壓將可以更低。該超低壓CMOS圖像傳感器像素單元，具體等效電路結構如圖1所示，其中，Nl為輸入節點，Ml是重置晶體管，M2、M3、M4、M5構成平行互補信號通道，M6、M7為單元穩定的軌至軌的輸出電壓。對應的器件結構圖如圖5 (SOI CMOS技術)、圖6(體硅CMOS技術)所示。 對應的有效動態范圍圖如圖4所示，大大擴展了輸出電壓的動態范圍。而傳統3T-APS像素單元的等效電路圖如圖1所示，對應的有效動態范圍如圖2所示。該超低壓CMOS圖像傳感器像素單元具體輸入輸出原理是M1和光電二極管Dl的連接點作為輸入節點Ni，其中Ml為PMOS管，置于m和Vdd之間，光電二極管Dl連接在m 和地面之間。平行互補信號通道第一個信號通道由連接m和Vdd的源跟隨NMOS管M2、連接 M2和輸出節點的NMOS管M3組成；第二個信號通道由連接m和地面的源跟隨PMOS管M5、 連接M5和輸出節點的PMOS管M4組成。M2和M5的柵極輸入由m提供。連接M2、M3輸出節點V。utn的是連接地面的飽和NMOS管M7，連接M4、M5輸出節點V。utp的是連接電源的飽和 PMOS管M6，Voutn和V。utp共同構成了像素單元的輸出電壓Vout。實驗結果表示，該像素單元在IV操作電壓下，輸出范圍為0.55V，8位靈敏度為 2mV ；遠高于經典同尺寸3T-APS動態范圍的0. 2V。以上所述僅為本發明的較佳實施例，凡依本發明權利要求范圍所做的均等變化與修飾，皆應屬本發明權利要求的涵蓋范圍。
權利要求
1.一種超低壓CMOS圖像傳感器像素單元，包括重置晶體管(Ml)、光電二極管(Dl)及它們中間接點與第一輸出端之間的射極互連的源NMOS跟隨晶體管(M2)和PMOS管(M3)，所述源NMOS跟隨晶體管(IC)集電極電連接偏置電壓(Vdd)，其特征在于，還包括射極互連的源PMOS跟隨晶體管(M4)，基極電連接所述中間接點，集電極電連接地；NMOS管(iK)，基極電連接選擇信號(Rs)，集電極電連接第二輸出端；所述選擇信號(Rs) 還電連接所述PMOS管(M3)的基極。
2.根據權利要求1所述超低壓CMOS圖像傳感器像素單元，其特征在于，第一輸出端電連接接地的飽和NMOS管(M7)，第二輸出端電連接接所述偏置電壓(Vdd)的飽和PMOS管 (M6)。
3.根據權利要求1或2所述超低壓CMOS圖像傳感器像素單元，其特征在于，第一輸出端和第二輸出端分別電連接集成放大器(Al)的各自對應輸入端。
4.基于權1所述超低壓CMOS圖像傳感器像素單元的電壓輸入輸出方法，其特征在于， 包括以下步驟施加Vdd > VIP+VIN+2Vdsat的電源電壓Vdd作為所述偏置電壓(Vdd)，Vip是所述源PMOS跟隨晶體管(M2)的閾值電壓，Vin是所述源NMOS跟隨晶體管(M5)的閾值電壓，Vdsat是經過源電流的電壓；第一輸出端電壓(V。utn)和第二輸出端電壓(V。utp)共同構成了所述像素單元的輸出電壓V。ut，其范圍是 :Vdsat〈 ^output〈 ^DD—Vdsat。
5.根據權利要求4所述電壓輸入輸出方法，其特征在于，所述電源電壓Vdd是IV，所述范圍的大小是0. 5 0. 6V。
全文摘要
本發明涉及一種超低壓CMOS圖像傳感器像素單元及電壓輸入輸出方法，其中像素單元包括重置晶體管(M1)、光電二極管(D1)及它們中間接點與第一輸出端之間的射極互連的源NMOS跟隨晶體管(M2)和PMOS管(M3)以及中間接點與第二輸出端之間的射極互連的集電極接地的源PMOS跟隨晶體管(M4)和NMOS管(M5)，M2集電極接偏置電壓(Vdd)，M4集電極接地，M3、M5基極電連接選擇信號(RS)；對應電壓輸入輸出方法包括施加VDD＞VIP+VIN+2Vdsat的輸入偏置電壓，VIP是M2的閾值電壓，VIN是M5的閾值電壓，Vdsat是經過源電流的電壓；第一和第二輸出端共同構成了輸出電壓Vout，Vdsat＜Voutput＜VDD-Vdsat。
文檔編號H01L27/146GK102572322SQ20111044186
公開日2012年7月11日 申請日期2011年12月26日 優先權日2011年12月26日
發明者何進, 杜彩霞, 蘇艷梅 申請人:深港產學研基地