專利名稱：多層金屬化薄膜疊加制作電感元件的方法
技術領域：
本發明涉及多層金屬化薄膜疊加制作電感元件的方法，更確切地說涉及圓片級封裝中無源器件的制造，可用于重布線層(RDL)工藝制作電感元件的方法。
背景技術：
隨著無線通信的發展，射頻微波電路在無線個人通訊，無線局域網(WLAN)，衛星通信，汽車電子中得到了廣泛應用。越來越多的功能正持續不斷的被集成到各種手持設備中， 同時設備的尺寸也在不停的縮小。小型化，低成本，低耗能，高性能的需求正在持續增加。電感在電路中大量使用，在匹配網絡，濾波器，低噪聲放大器中起著重要作用。傳統電感件從面積到成本均已制約著集成電路的發展。集成無源器件以其小型化、薄膜型、寄生參數少及可靠性高的優點滿足了當今電子產品低成本、重量輕、集成度高，超薄的需求， 對改善芯片性能效果顯著。由于傳統的封裝成本較高，無法滿足充分體現嵌入式無源器件的優越性。圓片級芯片尺寸封裝(WLCSP)以其低成本，小尺寸在電子產品中得到了廣泛應用，Amkor(Ultra CSPTM)、Fraunhofer, Fujitsu (Super CSPTM)、Form Factor (WowTM, MOSTTM)等多家公司和研究機構都有自己的圓片級封裝技術。在圓片級封裝中埋置無源器件能夠很好的滿足小型化，低成本，低功耗等要求。在圓片級封裝中埋置無源器件的方法有多種，其中一種是在制作重布線層(RDL) 的同時，利用重布線工藝制作無源器件。這種方法在不增加原有封裝工藝步驟的情況下集成了無源器件，降低了成本。但是這種方法做出來的電感厚度與重布線層(RDL)金屬厚度一致，由于RDL工藝中的金屬層厚度對于集成電感來說較薄，較薄的金屬層厚度會帶來較大的寄生電阻，從而降低電感品質因數。為了克服這個問題，通常的做法是增加集成電感金屬線的線寬，但這往往會導致電感所占面積增大，且會引入較大的寄生電容。針對這個問題，本發明擬提供一種方法能在不改變原有封裝工藝步驟的情況下，利用多層金屬化薄膜疊加制作出比通常做法更厚的電感金屬線。從而使所制作的電感金屬線在不增加線寬的條件下就可以滿足品質因數要求，減小了電感所占面積及寄生電容。該種方法制作的電感與相同工藝條件下通常方法制作的電感相比，寄生電阻更小，品質因數更大。
發明內容
為了適應產品的小型化，低成本化發展需求，本發明提供一種多層金屬化薄膜疊加制造電感元件的方法。該方法制作的電感元件增厚了電感金屬線，其厚度為傳統制作方法的2倍以上，且可進一步優化，減小電感元件的電阻，從而使電感元件達到更高品質因數，提高了電感元件性能。本發明所采取的技術方案是利用電鍍形成第一層金屬互連傳輸線及第一層電感金屬，然后通過光敏介質曝光顯影退火形成金屬通孔及第二層電感金屬溝槽，最后用金屬或導電材料填充通孔及溝槽，從而形成多層金屬化薄膜疊加的電感元件。所述的方法可在圓片級封裝中重布線層工藝兼容，同時形成比RDL金屬薄膜厚度大的電感金屬層，所制作的電感金屬層厚度比普通方法厚，因而在減小無源器件面積、降低封裝成本方面有很大潛力。本發明的具體工藝步驟如下A.利用濺射、光刻和電鍍工藝形成金屬互連線及電感圖形(a)在基板或襯底上濺射種子層；(b)旋涂光刻膠，曝光顯影，形成第一金屬互連線及第一層電感圖形的掩膜。(c)電鍍金屬，優選為銅，形成第一層金屬互連線及第一層電感圖形；(d)溶解阻擋層光刻膠，刻蝕殘留種子層。B.光刻工藝形成介質層(a)旋涂光敏介質，可為光敏聚酰亞胺或光敏BCB ；(b)軟烘，曝光顯影，形成金屬互連通孔及附加電感圖形溝槽，第二層電感圖形與第一層電感圖形相同，退火；(c)等離子體干刻去除顯影殘余部分。D.電鍍填充金屬互連通孔及第二層電感圖形以第一層金屬互連線及第一層電感圖形金屬作為種子層電鍍形成金屬互連通孔及第二層電感圖形金屬。第一層電感圖形和第二層電感圖形互通共同確定電感元件結構。根據具體的RDL工藝布線層數以及電感元件品質因數的要求，可重復A、B、C三個步驟以形成更厚的電感圖形。所述的方法形成金屬互連傳輸線為兩層以上；形成的電感金屬層為三層以上。第一層、第二層或第三層電感金屬層的厚度為0. 5-20 μ m;形狀為圓螺旋形、多邊螺旋形或折線形。第一層、第二層或第三層電感金屬層的厚度為3 μ m。本發明簡化了工藝步驟，提高了電感元件性能，減小了元件尺寸，在圓片級封裝集成無緣器件領域有很大潛力。本發明涉及一種多層金屬化薄膜疊加制作電感元件的方法，其特征在于在基板或襯底上濺射種子層，光刻形成掩膜，電鍍金屬形成第一層金屬互連傳輸線及第一電感金屬， 去除光刻膠及種子層；旋涂光敏介質層，曝光顯影形成金屬互連通孔及第二電感金屬溝槽圖形，第二電感金屬溝槽圖形同第一電感線圖形相同，退火，等離子體干刻去除顯影殘余部分，電鍍金屬形成金屬互連通孔及第二電感線金屬層；形成第二層金屬互連線及第三電感金屬；形成最外層金屬通孔；從而形成多層金屬化薄膜疊加的電感元件。本發明與圓片級封裝中重布線工藝兼容，在不增加工藝步驟的情況下，低成本制造出的電感比傳統圓片級集成電感金屬層更厚即寄生電阻更小，從而提高了電感的品質因數。本發明提供的方法是多層金屬化薄膜疊加的電感元件和金屬傳輸線是同時形成的。
圖1是傳統工藝的雙層金屬線RDL重布線層的截面圖。圖2(a)是本發明實施例所述的雙層金屬線的包含電感元件的RDL重布線層的俯視圖(b)為(a)的截面圖。
圖3利用濺射、光刻和電鍍工藝形成金屬互連線及電感圖形。(a)電鍍種子層，(b) 光刻顯影形成阻擋層，(C)電鍍形成金屬層，(d)除去光刻膠和殘余種子層。圖4光刻工藝形成介質層。(a)旋涂低介電常數光敏介質，(b)曝光顯影形成金屬通孑L。圖5電鍍填充金屬互連通孔及第一層附加電感圖形。圖6形成第二層金屬互連線及電感圖形。圖7形成保護層。圖中101基板，102阻擋層，103金屬互連傳輸線，104光敏介質層，105電感金屬層，106種子層，107光刻膠，108電感金屬層溝槽，109金屬通孔，103 (a)和103 (b)分別為第一層和第二層金屬傳輸線，105(a)、105(b)和105(c)分別為第一層、第二層和第三層電感
^^^J^l J^ ο
具體實施例方式為了能使本發明的優點和積極效果得到充分體現，下面結合附圖和實施例對本發明實質性特點和顯著的進步作進一步說明。在圖1中，金屬傳輸線103通過薄膜工藝沉積在基板101上，基板101可以是埋置有芯片的標準硅片，高阻硅基板，玻璃基板或eWLB (埋置圓片級球柵陣列)封裝工藝中的埋置有芯片的低K模塑材料。鈍化阻擋層102可以是SiO2、低K介質或二者的分層組合，用于減小金屬傳輸線103與基板101之間的耦合，使基板101平坦化或者保護埋置有芯片的基板101。介質層104優選為低K介質，如聚酰亞胺或者BCB。在圖2中，第一電感金屬層105(a)與第一金屬互連傳輸線103 (a)同步工藝淀積， 第二和第三電感金屬層105(b)和105(c)也分別與金屬通孔109和第二金屬互連傳輸線 103(b)同步工藝淀積。這樣在不增加任何工藝步驟的情況下，本發明實現了金屬重布線層與電感金屬層的同時完成。第一、第二和第三電感金屬層105(a)、105(b)和105(c)具有相同的電感圖形，且相互連通，三層金屬電感層共同構成電感元件。本實施例中電感的厚度為第一、第二和第三電感層105(a)、105(b)和105(c)的厚度之和，從而得到了比金屬傳輸線 103更高的厚度，減小了電感的電阻，提高了品質因數。顯然，本實施例中的電感圖形為三層，根據實際情況，電感圖形可以做到多層。圖3到圖7是形成雙層金屬線的包含電感元件的RDL重布線層的各步驟示意圖。圖3為第一金屬層形成的流程示意圖。(a)首先在基板或襯底上濺射種子層106， 所述的種子層106為TiW/Cu，其中TiW作粘附層，Cu為種子層。(b)旋涂光刻膠107，曝光顯影形成圖形。(c)電鍍金屬Cu，形成第一層金屬傳輸線103 (a)和第一層電感金屬層105 (a)。 (d)溶解阻擋層光刻膠107，刻蝕電鍍殘留種子層106。形成第一層金屬傳輸線103(a)和第一層電感金屬層105(b)形成。圖4為介質層的形成示意圖。(a)旋涂低K光敏介質104，可為聚酰亞胺或BCB， 前烘使介質層穩定。(b)曝光顯影形成金屬通孔109和第二層電感金屬層溝槽108，退火固化，等離子體干法刻蝕去除顯影殘余部分。圖5以第一層金屬傳輸線103 (a)和第一層電感金屬層105 (a)金屬表面為種子層，電鍍填充圖4中的通孔和溝槽，形成第一層與第二層金屬互連線之間的金屬化通孔109和第二層電感金屬層105(b)。圖6中的第二層金屬傳輸線103 (b)和第三層電感金屬層105 (c)采用圖3中的流程電鍍沉積。從而三層電感金屬層105(a)、105(b)、105(c)共同構成電感元件。必須強調指出的是上述示意圖中的金屬分層畫出是為了區分不同工藝步驟沉積的金屬，實際上金屬層間并未分層，所以105 (a)、105(b)、105 (c)間并無接觸電阻。圖7，旋涂介質，退火固化，形成外層保護介質層104。同時，應指出在圖6的工藝之后圖7的工藝之前，可以重復圖4到圖6的工藝以形成兩層以上的金屬互連傳輸線及三層以上的電感金屬層。最后，需強調的是本發明提供的方法是多層金屬化薄膜疊加的電感元件和金屬互連線是同時形成的。
權利要求
1.一種多層金屬化薄膜疊加制作電感元件的方法，其特征在于在基板或襯底上濺射種子層，光刻形成掩膜，電鍍金屬形成第一層金屬互連傳輸線及第一電感金屬層，去除光刻膠及種子層；旋涂光敏介質層，曝光顯影形成金屬互連通孔及第二電感金屬溝槽圖形，第二電感溝槽圖形與第一電感圖形相同，退火，等離子體干刻去除顯影殘余部分，電鍍金屬形成金屬互連通孔及第二電感金屬層；形成第二層金屬互連線及第三電感金屬層；形成最外層金屬通孔；從而形成多層金屬化薄膜疊加的電感金屬；所述的金屬互連線和多層金屬化薄膜疊加的電感元件是同時形成的。
2.按權利要求1所述的方法，其特征在于具體步驟是A.利用濺射、光刻和電鍍工藝形成金屬互連傳輸線及電感圖形(a)在基板或襯底上濺射種子層；(b)旋涂光刻膠，曝光顯影，形成第一金屬互連線及第一層電感圖形的掩膜。(c)電鍍金屬，優選為銅，形成第一層金屬互連傳輸線及第一層電感圖形；(d)溶解阻擋層光刻膠，刻蝕殘留種子層；B.光刻工藝形成介質層(a)旋涂光敏介質，可為光敏聚酰亞胺或光敏BCB；(b)軟烘，曝光顯影，形成金屬互連通孔及附加電感圖形溝槽，第二層電感圖形與第一層電感圖形相同，退火；(c)等離子體干刻去除顯影殘余部分；C.電鍍填充金屬互連通孔及第二層電感圖形以第一層金屬互連傳輸線及第一層電感圖形金屬作為種子層電鍍形成金屬互連通孔及第二層電感圖形金屬；第一層電感圖形和第二層電感圖形互通共同確定電感元件結構。
3.按權利要求2所述的方法，其特征在于重復步驟A形成第二層金屬互連傳輸線及第三層電感金屬；三層金屬電感層具有相同的電感圖形，且相互連通，三層金屬電感層共同構成電感元件。
4.按權利要求1-3中任一項所述的方法，其特征在于所形成的第一層、第二層或第三層電感金屬層間并無接觸電阻。
5.按權利要求1或2所述的方法，其特征在于形成金屬互連傳輸線為兩層以上；形成的電感金屬層為三層以上。
6.按權利要求1或2所述的方法，其特征在于第一層、第二層或第三層電感金屬層的厚度為0. 5-20 μ m ；形狀為圓螺旋形、多邊螺旋形或折線形。
7.按權利要求6所述的方法，其特征在于第一層、第二層或第三層電感金屬層的厚度為 3 μ m0
8.按權利要求1或2所述的方法，其特征在于與圓片級封裝中重布線工藝兼容，同時形成比RDL金屬薄膜厚度大的電感金屬層。
9.按權利要求8所述的方法，其特征在于所述RDL工藝布線層數以及電感元件品質因素，可重復A、B、C三個步驟以形成更厚的電感元件。
全文摘要
本發明涉及一種多層金屬化薄膜疊加制作電感元件的方法，其特征在于在基板或襯底上濺射種子層，光刻形成掩膜，電鍍金屬形成第一層金屬互連傳輸線及第一電感金屬層，去除光刻膠及種子層；旋涂光敏介質層，曝光顯影形成金屬互連通孔及第二電感金屬溝槽圖形，第二電感金屬溝槽圖形與第一電感線圖形相同，退火，等離子體干刻去除顯影殘余部分，電鍍金屬形成金屬互連通孔及第二電感線金屬層；形成第二層金屬互連線及第三電感金屬層，并形成最外層金屬通孔；從而形成多層金屬化薄膜疊加的電感元件。本發明與圓片級封裝中重布線工藝兼容，在不增加工藝步驟的情況下，低成本制造出的電感比傳統圓片級集成電感金屬層更厚即寄生電阻更小，從而提高了電感的品質因數。
文檔編號H01L23/522GK102569032SQ201210012849
公開日2012年7月11日 申請日期2012年1月16日 優先權日2012年1月16日
發明者徐高衛, 王雙福, 羅樂, 韓梅 申請人:中國科學院上海微系統與信息技術研究所