專利名稱：在一個面上具有兩層金屬層的功率半導體芯片的制作方法
技術領域：
本發明涉及一種功率半導體芯片，在該功率半導體芯片的一個面上具有兩個金屬層。
背景技術：
功率半導體芯片是設計用于處理重要的功率電平的特殊類型的半導體芯片。功率半導體芯片尤其適用于轉換或控制電流和/或電壓。它們可以實現為功率金屬氧化物半導體場效晶體管(MOSFET)、絕緣柵雙極晶體管(IGBT)、結型場效應晶體管(JFET)或功率雙極晶體管。可以在眾多電源、DC-DC轉換器和電動機控制器中發現功率半導體芯片
發明內容
本發明的一個方面涉及半導體芯片，包括功率晶體管電路，包括多個有源晶體管元件；第一負載電極和控制電極，布置在所述半導體芯片的第一面上，其中，所述第一負載電極包括第一金屬層；第二負載電極，布置在所述半導體芯片的第二面上；以及第二金屬層，布置在所述第一金屬層的上方，其中，所述第二金屬層與所述功率晶體管電路電絕緣，并且所述第二金屬層布置在所述功率晶體管電路的包括所述多個有源晶體管元件中的至少一個的區域的上方。本發明的另一方面涉及一種器件，包括第一功率半導體芯片以及安裝在第二金屬層上的第二功率半導體芯片，所述第一功率半導體芯片包括功率晶體管電路，包括多個有源晶體管兀件；第一負載電極和控制電極，布置在所述第一功率半導體芯片的第一面上，其中，所述第一負載電極包括第一金屬層；第二負載電極，布置在所述第一功率半導體芯片的第二面上；第二金屬層，布置在所述第一金屬層的上方，其中，所述第二金屬層布置在所述功率晶體管電路的包括所述多個有源晶體管元件中的至少一個的區域的上方；以及介電層，布置在所述第一金屬層和所述第二金屬層之間，其中，所述介電層使所述第一金屬層與所述第二金屬層電絕緣。本發明的又一方面涉及一種半橋電路，包括低端開關以及安裝在第二金屬層上的高端開關，低端開關包括半導體襯底；功率晶體管電路，嵌入所述半導體襯底并包括多個有源晶體管元件；第一負載電極和控制電極，布置在所述半導體襯底的第一面上，其中，所述第一負載電極包括第一金屬層；第二負載電極，布置在所述半導體襯底的第二面上；第二金屬層，布置在所述第一金屬層的上方，其中，所述第二金屬層布置在所述功率晶體管電路的包括所述多個有源晶體管元件中的至少一個的區域的上方；以及介電層，布置在所述第一金屬層和所述第二金屬層之間，其中，所述介電層使所述第一金屬層與所述第二金屬層電絕緣。本發明的再一方面涉及一種制造器件的方法，所述方法包括設置包括晶粒座和多個引線的引線框；將第一功率半導體芯片安裝在所述晶粒座上；以及將第二功率半導體芯片安裝在第二金屬層上；所述第一功率半導體芯片包括功率晶體管電路，包括多個有源晶體管兀件；第一負載電極和控制電極，布置在所述第一功率半導體芯片的第一面上，其中，所述第一負載電極包括第一金屬層；第二負載電極，布置在所述第一功率半導體芯片的第二面上；以及第二金屬層，布置在所述第一金屬層的上方，其中，所述第二金屬層與所述功率晶體管電路電絕緣，并且所述第二金屬層布置在所述功率晶體管電路的包括所述多個有源晶體管元件中的至少一個的區域的上方。
附圖用于提供對實施方式的進一步理解，附圖包含在說明書中并構成說明書的一部分。附圖示出了實施方式并與說明書一起用于解釋實施方式的原理，參考下文的詳細說明將會更好地理解其他實施方式和實施方式的眾多優勢。附圖的元件不一定相互成比例，相同的參考號表不相應的類似部件。圖IA和圖IB示意性地示出了半導體芯片一個實施方式的截面圖和俯視圖，該半導體芯片包括具有沉積在有源晶體管元件(transistor cell)上方的兩個金屬層的功率晶體管電路；圖2示意性地示出了晶體管元件的一個實施方式的截面圖；圖3A和圖3B、圖4A和圖4B、圖5A和圖5B、圖6A和圖6B、圖7A和圖7B以及圖8示意性地示出了器件制造方法的一個實施方式的截面圖和俯視圖，該方法包括將第一功率半導體芯片安裝在引線框上并將第二功率半導體芯片堆疊在第一功率半導體芯片的頂部；圖9示意性地示出了器件的一個實施方式的截面圖，該器件包括堆疊在引線框上的兩個功率半導體芯片和將兩個功率半導體芯片電耦接至引線框的接合線；圖10示意性地示出了系統的一個實施方式的截面圖，該系統包括安裝在電路板上的半導體器件；以及圖11示出了半橋電路的示意性基礎電路。
具體實施例方式在以下的詳細說明中，參考了構成本說明書一部分的附圖，附圖中示例性示出了實現本發明的具體實施方式
。在這點上，方向性術語，諸如“頂部”、“底部”、“正面”、“背面”、“前部”和“尾部”等等是參考附圖中的方向而言的。因為實施方式的組件可以沿著多個不同方向放置，方向術語是用于說明目的，而不是用于限制。應理解的是，也可以采用其他實施方式，并且在不背離本發明范圍的情況下可以做出結構和邏輯上的改變。因此，下文的詳細說明不應當做限制性的，本發明的范圍由所附權利要求書定義。應理解的是，除非另有規定外，此處所述的各種示例性實施方式的特征可以互相組合。本說明書中所用的術語“耦接”和/或“電耦接”不意味著這些元件一定直接耦接在一起；插入元件可以設置在“耦接”或“電耦接”元件之間。下文將說明包含一個或多個半導體芯片的器件。半導體芯片可以不同類型的，可以使用不同技術制造，并可以包括，例如，集成電路、電光電路或電機電路或無源電路(passive)。集成電路可以設計為，例如，邏輯集成電路、模擬集成電路、混合信號集成電路、功率集成電路、存儲電路或集成無源電路。此外，半導體芯片可以配置成所謂的MEMS(微機電系統)，并可以包括諸如臂梁、薄膜和舌狀結構的微機械結構。半導體芯片可以配置成傳感器或制動器，例如，壓力傳感器、加速度傳感器、旋轉傳感器、磁場傳感器、電磁場傳感器和擴音器等。半導體芯片不需要用例如Si、SiC, SiGe和GaAs的特殊半導體材料制成，此夕卜，可以包括不是半導體的無機和/或有機材料，例如絕緣體、塑料或金屬。此外，半導體芯片可以封裝或不封裝。具體地，可以涉及具有垂直結構的半導體芯片，也就是說，半導體芯片可以被加工為使電流可以在垂直于半導體芯片主面的方向上流動。具有垂直結構的半導體芯片在其兩個主面上(即在其頂面和底面上)具有電極。具體地，功率半導體芯片可以具有垂直結構。垂直功率半導體芯片可以配置為，例如，功率MOSFET (金屬氧化物半導體場效晶體管)、IGBT (絕緣柵雙極晶體管)、JFET (結型柵場效應晶體管)或功率雙極晶體管。舉例來說，功率MOSFET的源電極和柵電極可以位于一個主面上，而功率MOSFET的漏電極位于另一個主面上。此外，下文所述器件可以包括集成電路以控制功率半導體芯片的集成電路。半導體芯片可以具有電極(或接觸元件或接觸墊)，其允許與包含在半導體芯片內的集成電路進行電接觸。電極可以包括應用于半導體襯底上的一個或多個金屬層。金屬層·可以制成任意期望的幾何形狀，并可以用任意期望的材料成分。金屬層可以是，例如，覆蓋一個區域的層的形式。任何期望的金屬或金屬合金，例如，鋁、鈦、金、銀、銅、鈀、鉬、鎳、鉻或鎳釩可以用作材料。金屬層不一定是同質的或僅由一種材料制成，也就是說，金屬層內包含的材料可以為各種不同的成分和含量。半導體芯片可以置于引線框上。引線框可以是任意形狀、尺寸和材料形成。引線框可以包括晶粒座(die pad)和引線。在制造器件的過程中，晶粒座和引線可以互相連接。晶粒座和引線還可以用整片材料制成。為了在制造過程中分離一些晶粒座和引線，晶粒座和引線可以由連接裝置互相連接。晶粒座和引線的分離可以由機械鋸、激光束、切割、沖壓、銑削、蝕刻或其他任意合適的方法進行。引線框可以導電，它們可以完全由金屬或金屬合金制成，具體地，銅、銅合金、鐵鎳、鋁、鋁合金、鋼、不銹鋼或其他合適的材料。引線框可以鍍上導電材料，例如，銅、銀、鐵鎳或鎳磷。例如，引線框的引線在制造過程中可以呈S形彎曲。下文所述器件包括具有任意形狀和尺寸的外部接觸元件(或外部接觸墊)。外部接觸元件可以從器件外部接入，因此允許從器件外部與半導體芯片產生電接觸。為此，外部接觸元件可以具有可以從器件外部接入的外接觸面。此外，外部接觸元件可以導熱，并可用作用于疏散半導體芯片產生的熱量的散熱器。外部接觸元件可以由任意期望的導熱材料制成，例如銅、鋁或金等金屬、金屬合金或導電有機材料。外部接觸元件可以是引線框的引線。器件可以包括封裝材料，例如，覆蓋器件的至少一部分組件的模塑材料(moldmaterial)。模塑材料可以是適合的任意熱塑性塑料或熱固性材料。多種技術可用于使用模塑材料覆蓋組件，例如，壓縮成型、注入成型、粉末模塑或液體模塑。圖IB和圖IA示意性地示出了功率半導體芯片10的俯視圖(下圖)和沿著俯視圖所示的線A-A’的截面圖(上圖)。功率半導體芯片10具有第一面11和與第一面11相對的第二面12。功率半導體芯片10包括半導體襯底13和與半導體襯底13 —體并包括多個有源晶體管元件14的功率晶體管電路。另外，功率半導體芯片10包括布置在第一面11上的第一負載電極15和控制電極16以及布置在第二面12上的第二負載電極17。第一負載電極15包括第一金屬層18。第二金屬層19布置在第一金屬層18的上方并與功率晶體管電路電絕緣。另外，第二金屬層19布置在功率晶體管電路的包括一個或多個有源晶體管元件14的區域20的上方。換句話講，一個或多個有源晶體管元件14位于第二金屬層19在半導體襯底13上垂直于第一面11的投影內。在一個實施方式中，第一金屬層18具有第一厚度Cl1的第一部分21，第一厚度Cl1小于第一金屬層18的第二部分22的第二厚度d2。第一厚度Cl1的厚度范圍是I μ πΓ Ο μ m,特別為5μπΓ 0μπ 。第二厚度(12的厚度范圍是5μπΓ 5μπ ，特別為10μπΓ 5μπ 。在一個實施方式中，兩個厚度(I1和d2的差d2 - (I1范圍為3μπΓ8μηι,特別為4μπΓ6μηι。第一金屬層18可以包括應用于半導體襯底13的一個或多個金屬層。任何期望的金屬或金屬合金，例如，鋁、鎳或銅可以用作材料。第一金屬層18不一定是同質的或僅由一種材料制成，也就是說，第一金屬層18內可以包含各種不同成分和濃度的材料。介電層23沉積在第一金屬層18上。在一個實施方式中，介電層23覆蓋整個第一金屬層18，但是露出第一金屬層18的第二部分22的頂面。介電層23是由合適的電絕緣材 料制成，例如二氧化娃、氮化娃或有機材料。介電層23的在第一金屬層18的第一部分21上方的厚度d3為O. 5 μ πΓ5 μ m,特別地為2 μ πΓ3 μ m。介電層23使第一金屬層18與第二金屬層19電絕緣。第二金屬層19應用于第一金屬層18的第一部分21的上方。在一個實施方式中，第二金屬層19的厚度d4為I μ πΓ Ο μ m,特別地為5 μ πΓ Ο μ m。任意期望的金屬或金屬合金，例如，鋁、鎳或銅可用于第二金屬層19。第二金屬層19不一定是同質的或僅由一種材料制成，也就是說，第二金屬層19內可以包含各種不同成分和濃度的材料。在一個實施方式中，鈍化層25沉積在介電層23的上方。鈍化層25留下第一金屬層18的第二部分22、第二金屬層19和控制電極16的頂面的至少一部分外露。鈍化層25是由合適的電絕緣材料制成，例如，二氧化硅、氮化硅或有機材料。由于鈍化層25與第一金屬層18的第二部分22的頂面和第二金屬層19的頂面重疊，第一金屬層18和第二金屬層19之間的爬電距離增大。控制電極16和第二負載電極17可以包括應用于半導體襯底13上的一個或多個金屬層(圖IA和圖IB中未示出)。金屬層可以制成任意期望的幾何形狀，并可以用任意期望的材料成分制成。任何期望的金屬或金屬合金，例如，鋁、鈦、金、銀、銅、鈀、鉬、鎳、鉻或鎳釩可以用作該材料。功率半導體芯片10配置為功率晶體管，例如功率MOSFET、IGBT, JFET或功率雙極晶體管。在功率MOSFET或JFET的情況下，第一負載電極15是源電極，第二負載電極17是漏電極，而控制電極16是柵電極。在IGBT的情況下，第一負載電極15是發射電極，第二負載電極17是集電極，而控制電極16是柵電極。在功率雙極晶體管的情況下，第一負載電極15是發射電極，第二負載電極17是集電極，而控制電極16是基電極。在操作過程中，高于5V、50V、100V、500V或1000V的電壓可施加在第一和第二負載電極15、17之間。施加在控制電極16上的開關頻率范圍可以是IkHz 100MHz，但也可以在該范圍之外。圖2示意性地示出了包括在功率半導體芯片10的半導體襯底13中的有源晶體管元件14的截面圖。圖2所示的晶體管元件14是VDMOS (垂直擴散M0S)元件。晶體管元件14具有如圖2所示的η摻雜區或P摻雜區。晶體管元件14可以從半導體襯底13的頂面延伸至底面(為簡便起見，圖IA中晶體管元件14只在半導體襯底13的頂面示出)。晶體管元件14在半導體襯底13的頂面上具有源接點S和柵接點G，在半導體襯底13的底面上具有漏接點D。圖IA和圖IB的功率半導體芯片10中包含的功率晶體管電路是由數百個或數千個圖2所示的有源晶體管元件14構成。晶體管元件14的源接點S和漏接點D分別電耦接至第一和第二負載電極15和17。晶體管元件14的柵接點G電耦接至控制電極16。圖3A至圖8，示意性地示出了制造器件300 (在圖8中示出)的方法的一個實施方式。圖3B和圖3A示意性地示出了引線框30的俯視圖(下圖)和沿著俯視圖所示的線A-A'的截面圖(上圖)。引線框30包括晶粒座31、第一引線32、第二引線33、第三引線34和第四引線35。晶粒座31和引線32 35可以由壩(系桿(tie bar，分流條))連接(為了清 楚起見，圖3A和圖3B中未示出)。在一個實施方式中，引線框30包括其他晶粒座和引線。引線框30由金屬或金屬合金制成，特別是銅、銅合金、鐵鎳、鋁、鋁合金或其他導電材料。在一個實施方式中，引線框30可以鍍上導電材料，例如，銅、銀、鐵鎳或鎳磷。引線框30的形狀不限于任何尺寸或幾何形狀。例如，引線框30的厚度范圍可以是100 μ nTlmm或甚至可以更厚。引線框30可以通過沖孔(punch)、銑削(mill)或沖壓(stamp)金屬板制成。圖4A和圖4B示意性地示出了第一功率半導體芯片10，與圖IA和圖IB所示功率半導體芯片10相同并安裝在晶粒座31上。在一個實施方式中，更多的功率半導體芯片安裝在引線框30的其他晶粒座上(圖4A和圖4B未示出)。第一功率半導體芯片10安裝在晶粒座31上，其第二面12面對晶粒座31，第一面
11背對晶粒座31。在一個實施方式中,第一功率半導體芯片10的第二負載電極17通過擴散焊接(diffusion soldering)而電稱接及機械稱接至晶粒座31。為此,通過使用例如派射法或其他適當的物理或化學沉積法(圖4A和圖4B未示出)將焊接材料沉積在第二負載電極17上或晶粒座31的上表面上。在一個實施方式中，當第一功率半導體芯片10仍處于晶圓接合(wafer bond)時將焊接材料沉積在第二負載電極17上,這意味著在將半導體晶圓變成單片化(Singulate)以形成獨立的半導體芯片之前焊接材料沉積在半導體晶圓上。在一個實施方式中，焊接材料由AuSn、AgSn> CuSn> Sn、Auln、Agin、AuSi或CuIn構成。為了形成焊接接頭，引線框30用加熱板加熱至溫度超過焊接材料的熔化溫度。例如，將引線框30加熱至200°C 400°C，特別為280°C 320°C。在一個實施方式中，引線框30和第一功率半導體芯片10放置在烤爐內加熱至適當溫度。使用能夠拾取第一功率半導體芯片10和將其放置在晶粒座31上的取放工具。在焊接過程中，可以將第一功率半導體芯片10壓在晶粒座31上適當的時間，IOms 200ms的范圍，特別為約50ms。在擴散焊接過程中，焊接材料在晶粒座31和第一功率半導體芯片10之間形成能夠承受高溫的金屬接頭，這是由于焊接材料與晶粒座31和第一功率半導體芯片10的高熔點材料形成了耐熱并且高機械穩定的金屬間相。金屬間相具有比用來生成金屬間相的焊接材料更高的熔化溫度。在這個過程中，低熔點焊接材料完全轉化，例如，完全變成金屬間相。在一個實施方式中，導電粘合劑用于將第一功率半導體芯片10附接至晶粒座31。粘合劑可以基于充填或未充填的聚酰亞胺、環氧樹脂、丙烯酸樹脂、硅樹脂或其混合物，并添加金、銀、鎳或銅粒子以產生導電性。圖5A和圖5B不意性地不出了分別沉積在第一金屬層18的第二部分22、第一引線32和第二金屬層19的至少一部分上的焊接材料層40、41和42。在一個實施方式中，在晶粒座31和第一功率半導體芯片10之間的焊接接頭形成后沉積焊接材料層4(Γ42。焊接材料層4(Γ42通過使用印刷、滴涂(dispensing)或其他任何合適的技術沉積。在一個實施方式中，第一功率半導體芯片10的第一和第二金屬層18、19至少涂上鎳層或銅層或允許在擴散焊接過程中形成焊接接頭的其他任何金屬層或金屬合金層。此外，銀層或金層可以沉積在厚度范圍為10nnT200nm的鎳層或銅層上。銀層或金層防止鎳層或銅層氧化。圖3D示意性地示出了安裝在第一功率半導體芯片10和第一引線32上的接觸夾(contact clip)50。接觸夾50具有面對第一金屬層18的第二部分22的第一接觸區51和面對第一引線32的第二接觸區52。此外，第二功率半導體芯片60安裝在第一功率半導體芯片10的第二金屬層19上。由于與第一金屬層18電絕緣的第二金屬層19,第二功率半導體芯片60可以堆疊在第一功率半導體芯片10的頂部，此外，有源晶體管元件14可以布置在第二功率半導體芯片60下方的區域20內的半導體襯底13內。
接觸夾50由金屬或金屬合金制成，特別為銅、銅合金、鐵鎳或其他合適的導電材料制成。接觸夾50的形狀不限于任何尺寸或幾何形狀。接觸夾50可以具有如圖6A和圖6B中示例性示出的形狀，但是也可以是任何其他形狀。接觸夾50通過沖壓、沖孔、壓制、切割、鋸削、銑削或其他任何合適的技術制成。第二功率半導體芯片60具有第一面61和與第一面61相對的第二面62。第二功率半導體芯片60包括半導體襯底63和與半導體襯底63 —體并包括多個有源晶體管元件64的功率晶體管電路。另外，第二功率半導體芯片60包括布置在第一面61上的第一負載電極65和控制電極66以及布置在第二面62上的第二負載電極67。第二功率半導體芯片60配置為功率晶體管，例如功率MOSFET、IGBT、JFET或功率雙極晶體管。在功率MOSFET或JFET的情況下,第一負載電極65是源電極,第二負載電極67是漏電極,而控制電極66是柵電極。在IGBT的情況下,第一負載電極65是發射電極,第二負載電極67是集電極,而控制電極66是柵電極。在功率雙極晶體管的情況下，第一負載電極65是發射電極,第二負載電極67是集電極，而控制電極66是基電極。在操作過程中，高于5V、50V、100V、500V或1000V的電壓可施加在第一和第二負載電極65、67之間。施加在控制電極66上的開關頻率可以為IkHz 100MHz，但也可以超出該范圍。第一和第二負載電極65、67和控制電極66均可以包括應用于半導體襯底63的一個或多個金屬層。金屬層可以制成任意期望的幾何形狀，并可以用任意期望的材料成分制成。任何期望的金屬或金屬合金，例如，鋁、鈦、金、銀、銅、鈀、鉬、鎳、鉻或鎳釩可以用作材料。另外，第二功率半導體芯片60的基底面積小于第二金屬層19外露的頂面以便第二功率半導體芯片60完全放置在第二金屬層19暴露于鈍化層25的部分的輪廓內。接觸夾50和第二功率半導體芯片60放置在第一功率半導體芯片10和第一引線32上使得第一和第二接觸區51、52分別放置在焊接材料層40和41的上方，并且第二功率半導體芯片60的第二面62置于焊接材料層42的上方。隨后，引線框30與第一和第二功率半導體芯片10、60和接觸夾50 —起放置在烤爐內。在烤爐內，這些組件暴露在高于層4(Γ42的焊接材料的熔化溫度的溫度中。焊接材料的熔化溫度可以低于260°C，特別為約230°C。烤爐內的溫度可以為280°C 320°C，特別為約300°C。在烤爐內，實施擴散焊接工藝。在擴散焊接過程中，焊接材料在第一接觸區51和第一金屬層18之間、第二接觸區52和第一引線32之間以及第二功率半導體芯片60和第~■金屬層19之間形成金屬接頭。在一個實施方式中，導電粘合劑用于將接觸夾50和第二功率半導體芯片60連接至第一半導體芯片10和第一引線32。粘合劑可以基于充填或未充填的聚酰亞胺、環氧樹月旨、丙烯酸樹脂、硅樹脂或其混合物，并添加金、銀、鎳或銅粒子以產生導電性。圖7A和圖7B示意性地示出了在第一和第二功率半導體芯片10、60和引線框30之間建立電互相連接的接合線7(Γ73。接合線70將第二功率半導體芯片60的第一負載電極65電耦接至晶粒座31，接合線71將第二金屬層19 (從而也將第二功率半導體芯片60的第二負載電極67)電耦接至第二引線33，接合線72將第二功率半導體芯片60的控制電極66電耦接至第四引線35，而接合線73將第一功率半導體芯片10的控制電極16電耦接至第三引線34。例如，球焊和楔焊用作形成接合線7(Γ73的互連技術。接合線7(Γ73由金、鋁、銅或其他任何適當的導電材料制成。圖8示意性地示出了封裝布置在引線框30上的組件的模塑材料74。模塑材料74 可以封裝器件300的任何部分，但是保留晶粒座31和引線32 35的下表面未被覆蓋。晶粒座31和引線32 35的未覆蓋表面可以用作外接觸面以將器件300電耦接至其他組件，例如PCB (印刷電路板)等的電路板。模塑材料74可以由任何合適的熱塑性塑料或熱固性材料制成，特別地，可以由在現有半導體封裝技術中常用的材料制成。各種不同的技術可用于使用模塑材料74覆蓋器件300的組件，例如，壓縮成型、注入成型、粉末模塑或液體模塑。在使用模塑材料74封裝之前或之后，通過例如鋸或切割來分離引線框30的壩(dam)而使各個器件300互相分離。也可采用其他分離方法，例如，蝕刻、銑削、激光消融或沖壓等。對于本領域技術人員顯而易見的是，器件300僅用作示例性實施方式，還可以有各種變形。盡管圖8所示實施方式中的器件300恰好包括兩個半導體芯片，器件300可以包括更多的半導體芯片和/或無源芯片(passive)。半導體芯片和無源芯片可以在功能、尺寸、制造技術等方面不同。例如，控制第一和第二功率半導體芯片10、60的半導體芯片可以包含在器件300中。圖9示意性地示出了幾乎與圖8所示器件300相同的器件400的截面圖。不同之處在于，器件400包含接合線75而不是接觸夾50來將第一功率半導體芯片10的第一負載電極15電耦接至第一引線32。還可以設置更多的接合線連接在第一負載電極15和第一引線32之間。圖10示意性地示出了包括安裝在電路板80 (例如PCB)上的器件300的系統500的截面圖。電路板80包括接觸墊81，用焊接沉積82將晶粒座31和引線32 35的外露表面附接至接觸墊81。圖11示出了具有兩個開關(高端開關HSS和低端開關LSS)的半橋電路600的示意性基礎電路，HSS和LSS在電源電壓Vs和接地電位Vtl之間串聯連接。在一個實施方式中，半橋電路600使用器件300或400實現。在本實施方式中，第一功率半導體芯片10是低端開關LSS，而第二功率半導體芯片60是高端開關HSS。高端開關HSS通過其第二負載電極67 (在第二功率半導體芯片60為功率MOSFET的情況下為漏電極)連接至電源電壓Vs，并借助于其控制電極66 (在功率MOSFET的情況下為柵電極)進行開關。高端開關HSS的第一負載電極65 (在功率MOSFET的情況下為源電極)與低端開關LSS的第二負載電極17 (在第一功率半導體芯片10為功率MOSFET的情況下為漏電極)一起形成串行節點，如果控制電極16 (在功率MOSFET的情況下為柵電極)導通低端開關LSS，則串行節點經由低端開關LSS以及其負載電極15 (在功率MOSFET的情況下為源電極)耦接至接地電位Vc^耦接至高端開關HSS的第一負載電極65和低端開關LSS的第二負載電極17的節點經由包括電感L和平流電容器C的低通濾波器耦接至電壓輸出Λ V。電感L和平流電容器C可以在器件300和400內部或外部實現。例如，半橋電路600可以在轉換DC電壓的電子電路(所謂的DC-DC轉換器)中實現。DC - DC轉換器可以用于將蓄電池或可充電電池提供的DC輸入電壓轉換成與下游連接的電子電路需求相匹配的DC輸出電壓。DC-DC轉換器具體可以為降壓轉換器，其中輸出電壓小于輸入電壓，或者可以為升壓轉換器，其中輸出電壓大于輸入電壓。數MHz以上的頻率可以施加到DC - DC轉換器，此外，高達50Α甚至更高的電流可以流經DC - DC轉換器。另外，盡管本發明實施方式的特定特征或方面已經與若干實施方案中的僅僅一個 相關地公開，但是當任何給定或特定應用需要或對其更有利時，這樣的特征或方面可以與其他實施方案的一個或多個其他特征或方面相組合。此外，關于術語“包括”、“具有”、“帶有”或它們的其他變形用于詳細說明或權利要求中，這些術語與術語“包含”用法相似。此夕卜，應理解的是，本發明實施方式可以在分立電路、部分集成電路、完全集成電路或編程裝置中實現。此外，術語“示例性”僅表示實例，而不是最好或最優的。還應理解的是，為了簡單起見和易于理解，此處所繪制的特征和/或元件是以相對彼此的特定尺寸示出的，實際上的尺寸可能顯著不同于此處示出的尺寸。盡管在本文已示出和描述了具體的實施方式，但對本領域的普通技術人員而言，在不背離本發明范圍的條件下，可以用各種替代和/或等價實施方案來替換所示出和描述的具體實施方式
。本申請涵蓋了對上述具體實施方式
的任何改變或修改。因此，本發明僅由所附權利要求書及其等同物所限定。
權利要求
1.一種半導體芯片,包括 功率晶體管電路，包括多個有源晶體管元件； 第一負載電極和控制電極，布置在所述半導體芯片的第一面上，其中，所述第一負載電極包括第一金屬層； 第二負載電極，布置在所述半導體芯片的第二面上；以及 第二金屬層，布置在所述第一金屬層的上方，其中，所述第二金屬層與所述功率晶體管電路電絕緣，并且所述第二金屬層布置在所述功率晶體管電路的包括所述多個有源晶體管元件中的至少一個的區域的上方。
2.根據權利要求I所述的半導體芯片，其中，所述第一金屬層具有第一厚度的第一部分和第二厚度的第二部分，其中，所述第一厚度小于所述第二厚度。
3.根據權利要求2所述的半導體芯片，其中，所述第二金屬層布置在所述第一金屬層的第一部分的上方。
4.根據權利要求2所述的半導體芯片，其中，所述第一厚度和所述第二厚度之差為3 μ m 8 μ m。
5.根據權利要求2所述的半導體芯片，其中，所述第一金屬層的第二部分的表面與所述第二金屬層的表面共面。
6.根據權利要求I所述的半導體芯片，還包括布置在所述第一金屬層和所述第二金屬層之間的介電層。
7.根據權利要求I所述的半導體芯片，其中，所述半導體芯片為功率MOSFET、IGBT,JFET或功率雙極晶體管。
8.一種器件，包括 第一功率半導體芯片，包括 功率晶體管電路，包括多個有源晶體管元件； 第一負載電極和控制電極，布置在所述第一功率半導體芯片的第一面上，其中，所述第一負載電極包括第一金屬層； 第二負載電極，布置在所述第一功率半導體芯片的第二面上； 第二金屬層，布置在所述第一金屬層的上方，其中，所述第二金屬層布置在所述功率晶體管電路的包括所述多個有源晶體管元件中的至少一個的區域的上方；以及 介電層，布置在所述第一金屬層和所述第二金屬層之間，其中，所述介電層使所述第一金屬層與所述第二金屬層電絕緣；以及 第二功率半導體芯片，安裝在所述第二金屬層上。
9.根據權利要求8所述的器件，其中，所述第二功率半導體芯片包括第一面上的第一負載電極和控制電極以及第二面上的第二負載電極。
10.根據權利要求9所述的器件，其中，所述第二功率半導體芯片安裝在所述第二金屬層上并且其第二面面對所述第二金屬層。
11.根據權利要求9所述的器件，其中，所述第一功率半導體芯片的第二負載電極電耦接至所述第二功率半導體芯片的第一負載電極。
12.根據權利要求8所述的器件，還包括晶粒座，其中，所述第一功率半導體芯片安裝在所述晶粒座上并且其第二面面對所述晶粒座。
13.根據權利要求12所述的器件，其中，所述第二功率半導體芯片包括第一面上的第一負載電極和控制電極以及第二面上的第二負載電極，所述器件還包括將所述第二功率半導體芯片的第一負載電極電耦接至所述晶粒座的接合線。
14.根據權利要求8所述的器件，其中，所述第一金屬層具有第一厚度的第一部分和第二厚度的第二部分，其中，所述第一厚度小于所述第二厚度。
15.根據權利要求14所述的器件，其中，所述第二金屬層布置在所述第一金屬層的第一部分的上方。
16.根據權利要求14所述的器件，其中，所述第一厚度和所述第二厚度之差為3 μ m 8 μ m。
17.根據權利要求14所述的器件，其中，所述第一金屬層的第二部分的 表面與所述第二金屬層的表面共面。
18.—種半橋電路,包括 低端開關，包括 半導體襯底； 功率晶體管電路，嵌入所述半導體襯底并包括多個有源晶體管元件； 第一負載電極和控制電極，布置在所述半導體襯底的第一面上，其中，所述第一負載電極包括第一金屬層； 第二負載電極，布置在所述半導體襯底的第二面上； 第二金屬層，布置在所述第一金屬層的上方，其中，所述第二金屬層布置在所述功率晶體管電路的包括所述多個有源晶體管元件中的至少一個的區域的上方；以及 介電層，布置在所述第一金屬層和所述第二金屬層之間，其中，所述介電層使所述第一金屬層與所述第二金屬層電絕緣；以及高端開關，安裝在所述第二金屬層上。
19.根據權利要求18所述的半橋電路，其中，所述低端開關和所述高端開關為功率MOSFET, IGBT, JFET或功率雙極晶體管。
20.一種制造器件的方法，所述方法包括 設置包括晶粒座和多個引線的引線框； 將第一功率半導體芯片安裝在所述晶粒座上，所述第一功率半導體芯片包括 功率晶體管電路，包括多個有源晶體管元件； 第一負載電極和控制電極，布置在所述第一功率半導體芯片的第一面上，其中，所述第一負載電極包括第一金屬層； 第二負載電極，布置在所述第一功率半導體芯片的第二面上；以及第二金屬層，布置在所述第一金屬層的上方，其中，所述第二金屬層與所述功率晶體管電路電絕緣，并且所述第二金屬層布置在所述功率晶體管電路的包括所述多個有源晶體管元件中的至少一個的區域的上方；以及 將第二功率半導體芯片安裝在所述第二金屬層上。
21.根據權利要求20所述的方法，還包括 在將所述第一功率半導體芯片安裝在所述晶粒座上之后、將所述第二功率半導體芯片安裝在所述第二金屬層上之前，將焊接材料沉積在所述第二金屬層上。
22.根據權利要求21所述的方法，其中，擴散焊接工藝用于將所述第二功率半導體芯片安裝在所述第二金屬層上。
23.根據權利要求20所述的方法，還包括 設置包括第一接觸區和第二接觸區的接觸夾； 將所述第一接觸區附接至所述第一金屬層；以及 將所述第二接觸區附接至所述多個弓I線之一。
24.根據權利要求23所述的方法，還包括 在將所述第一功率半導體芯片安裝在所述晶粒座上之后、將所述接觸夾附接至所述第 一金屬層和所述弓I線之前，將焊接材料沉積在所述第一金屬層和所述弓I線上。
全文摘要
本發明涉及在一個面上具有兩層金屬層的功率半導體芯片。該半導體芯片包括具有多個有源晶體管元件的功率晶體管電路。第一負載電極和控制電極布置在半導體芯片的第一面上，其中，第一負載電極包括第一金屬層。第二負載電極布置在半導體芯片的第二面上。第二金屬層布置在第一金屬層上方，其中第二金屬層與功率晶體管電路電絕緣，第二金屬層布置在功率晶體管電路的包括多個有源晶體管元件中的至少一個的區域的上方。
文檔編號H01L23/495GK102903694SQ20121026301
公開日2013年1月30日 申請日期2012年7月26日 優先權日2011年7月27日
發明者約瑟夫·赫格勞爾, 拉爾夫·奧特倫巴, 克薩韋爾·施勒格爾, 于爾根·施雷德爾 申請人:英飛凌科技股份有限公司