一種嵌入式相變化存儲器及其制造方法
【專利摘要】本發明公開一種嵌入式相變化存儲器，在P型半導體襯底的晶體管源極上的鎢插塞上設置金屬層，而晶體管汲極上的鎢插塞上形成第一凹槽及第二凹槽，第二凹槽位于第一凹槽的底部；鎢插塞端面之上依次形成第一側墻、第二側墻及第三側墻，第二側墻位于第一側墻上，第三側墻位于第二側墻上，且延伸深入第二凹槽中；第一側墻、第二側墻及第三側墻圍成一空腔，空腔填滿相變化存儲器材料；相變化存儲器材料上形成金屬層。本發明還公開所述嵌入式相變化存儲器的制造方法。該制造方法工藝簡單，且由該方法形成嵌入式相變化存儲器，有效降低轉換相變化存儲器單元狀態所需要的電流。
【專利說明】一種嵌入式相變化存儲器及其制造方法
【技術領域】
[0001]本發明涉及半導體【技術領域】，尤其是指一種嵌入式相變化存儲器及其制造方法。【背景技術】
[0002]相變隨機存儲器具有高讀取速度、低功率、高容量、高可靠度、高寫擦次數、低工作電壓/電流和低成本等特性，適合與CMOS工藝結合，用來作為較高密度的獨立式或嵌入式的存儲器應用。
[0003]相變隨機存取存儲器包括具有相變層的存儲節點、連接到該存儲節點的晶體管和與晶體管接的PN結二極管。根據施加到其上的電壓，相變層從結晶態變成非結晶態，或與此相反。當所施加的電壓為設置電壓，相變層從非結晶態變成結晶態。當所施加的電壓為重置電壓，相變層從結晶態轉變成非結晶態。
[0004]然而，現有技術相變隨機存儲器制作過程中PN結二極管是由外延硅或選擇性外延硅形成，現有技術相變隨機存儲器的PN結二極管結構，在P型半導體襯底內注入N型離子，形成掩埋N阱；然后，在P型半導體襯底上形成N型外延層；在N型外延層表面摻雜P型離子，形成P型擴散層。
[0005]現有技術形成相變隨機存儲器中的PN結二極管采用外延硅或選擇性外延硅作為材料，制造成本昂貴；另外，由于外延硅或選擇外延硅的沉積溫度高，對襯底表面要求高，使制造PN結二極管的工藝復雜，花費時間長；同時，PN結二極管采用在襯底表面堆疊方式形成，其存在材料品質問題。
[0006]相變隨機存儲器(PRAM)是通過施加不同大小的特殊脈沖，導致相變材料局部區域因不同溫度而產生非晶態與晶態。然而，相變材料對溫度、加熱電流和加熱時間非常敏感，該因素都可能導致過度寫入狀態，從而導致寫入數據失效。
[0007]同時，改變相變化存儲器單元的狀態如晶態與非晶態之間的轉換，需要外加電流來達到加熱的效果，其電流大小與要轉換的相變化存儲器材料的面積和體積有密切關系。改變相變化存儲器單元從設置狀態(即結晶態)到重置狀態(即非結晶態)所需的電流通常大于從重置狀態到設置狀態。對于較成熟的半導體工藝如65nm或大于65nm的工藝，改變到重置狀態需要很大的電流，因此，要把相變化存儲器陣列嵌入到一般的邏輯電路制造工藝如包含數位信號處理器的產品，往往遭遇很大的困難。此外，即使先進的半導體制造工藝如小于或等于45nm工藝，改變相變化存儲器單元所需要的大電流仍然是限制相變化存儲器廣為應用的因素之一。
[0008]因此，相對于嵌入式相變化存儲器，降低轉換相變化存儲器單元狀態所需要的電流尤為重要。
【發明內容】
[0009]本發明的目的在于提供一種嵌入式相變化存儲器及其制造方法，其制造工藝簡單，且由該方法形成嵌入式相變化存儲器，有效降低轉換相變化存儲器單元狀態所需要的電流。
[0010]為達成上述目的，本發明的解決方案為:
一種嵌入式相變化存儲器，在P型半導體襯底上制作晶體管形成硅晶片，通過隔離槽將晶體管隔離，并在晶體管的源極與汲極上設置鎢插塞，源極與汲極上的鎢插塞通過柵氧化層隔離；在隔離槽及柵氧化層上依次形成緩沖層、介質層、氮化物及絕緣層；晶體管源極上的鎢插塞上設置金屬層，而晶體管汲極上的鎢插塞上形成第一凹槽及第二凹槽，第二凹槽位于第一凹槽的底部；鎢插塞端面之上依次形成第一側墻、第二側墻及第三側墻，第二側墻位于第一側墻上，第三側墻位于第二側墻上，且延伸深入第二凹槽中；第一側墻、第二側墻及第三側墻圍成一空腔，空腔填滿相變化存儲器材料；相變化存儲器材料上形成金屬層。[0011 ] 進一步，相變化存儲器材料呈“喇叭口 ”狀。
[0012]一種嵌入式相變化存儲器制造方法，包括以下步驟:
步驟一，在P型半導體襯底上制作晶體管形成硅晶片，通過隔離槽將晶體管隔離，隔離槽中填滿絕緣層，并在晶體管的源極與汲極上設置鎢插塞，源極與汲極上的鎢插塞通過柵氧化層隔離；
步驟二，在鎢插塞、絕緣層及柵氧化層上依次沉積緩沖層和介質層，在介質層上沉積一層光阻層，并在光阻層上對應晶體管汲極位置打開相變化存儲器區域；
步驟三，依次將相變化存儲器區域的介質層和緩沖層蝕刻，使鎢插塞暴露；
步驟四，沉積一層氮化物，填滿相變化存儲器區域并覆蓋在介質層上；
步驟五，執行蝕刻，在相變化存儲器區域側壁形成“斜坡狀”第一側墻，且在鎢插塞上形成第一凹槽；
步驟六，沉積一層氮化物，填滿相變化存儲器區域及第一凹槽；
步驟七，執行蝕刻，在第一側墻上形成“斜坡狀”第二側墻，且在鎢插塞第一凹槽上形成
第二凹槽；
步驟八，采用氬氣濺鍍，將在氬氣清洗中被氬離子撞擊產生的氮化物和介質層堆積形成第三側墻，第三側墻位于第二側墻上；
步驟九，沉積一層相變化存儲器材料，填滿變化存儲器區域，與鎢插塞接觸；
步驟十，研磨相變化存儲器材料，使相變化存儲器材料與介質層齊平；在相變化存儲器材料上沉積一層低溫氮化物，并在低溫氮化物上沉積一層絕緣層；
步驟十一，將對應相變化存儲器材料位置的絕緣層蝕刻，同時，將對應晶體管源極位置的絕緣層蝕刻，使低溫氮化物暴露，形成金屬層區域及金屬層接觸窗區域；
步驟十二，依次將對應晶體管源極位置的低溫氮化物及介質層蝕刻，使緩沖層暴露，形成金屬層接觸窗區域；
步驟十三，將對應晶體管源極位置的緩沖層蝕刻，同時，將對應相變化存儲器材料位置的氮化物蝕刻；
步驟十四，沉積一層金屬層，將對應晶體管源極位置的金屬層接觸窗區域及對應相變化存儲器材料位置的金屬層區域填滿。
[0013]進一步，步驟二中，緩沖層為氮化物，介質層為二氧化硅，氮化物的厚度為50A-200A，二氧化硅的厚度為200A-1000A。
[0014]進一步,步驟九中,相變化存儲器材料為一種鍺鋪締硫族化物。[0015]進一步，步驟九中，在相變化存儲器材料底部形成一層氮化鉭或氮化鈦的保護層。
[0016]進一步，步驟十中，低溫氮化物厚度為50A-150A (埃)，溫度為350 -400 。
[0017]進一步，步驟十中，絕緣層為硼磷硅玻璃或硼磷硅玻璃酸鹽或低溫化學氣相沉積氧化硅，厚度為500A-3000A。
[0018]采用上述方案后，本發明在晶體管源極上的鎢插塞上設置金屬層，而晶體管汲極上的鎢插塞上形成第一凹槽及第二凹槽，第二凹槽位于第一凹槽的底部；鎢插塞端面之上依次形成第一側墻、第二側墻及第三側墻，第二側墻位于第一側墻上，第三側墻位于第二側墻上，且延伸深入第二凹槽中；第一側墻、第二側墻及第三側墻圍成一空腔，空腔填滿相變化存儲器材料；相變化存儲器材料上形成金屬層。使得相變化存儲器材料與鎢插塞的接觸面積減小，減小改變相變化存儲器單元所需的電流。而且，本發明制造工藝簡單，制造成本較低。
【專利附圖】
【附圖說明】
[0019]圖1是本發明在P型半導體襯底上制作晶體管形成硅晶片示意圖；
圖2為本發明在鎢插塞、絕緣層及柵氧化層上形成緩沖層、介質層及光阻層結構示意
圖；
圖3為本發明形成相變化存儲器區域示意圖；
圖4為本發明在相變化存儲器區域上沉積氮化物示意圖；
圖5為本發明過度蝕刻形成第一側墻示意圖；
圖6為本發明在相變化存儲器區域內沉積一層氮化物示意圖；
圖7為本發明過度蝕刻形成第二側墻示意圖；
圖8為本發明氬氣濺鍍形成第三側墻示意圖；
圖9為本發明沉積相變化存儲器材料示意圖；
圖10為本發明依次形成低溫氮化物及絕緣層示意圖；
圖11至圖13為本發明形成金屬層區域示意圖；
圖14為本發明形成金屬層示意圖；
圖15是本發明嵌入式相變化存儲器成型結構示意圖；
圖16為本發明相變化存儲器區域的寬度、緩沖層、介質層及氮化物的尺寸示意圖；
圖17為本發明第一側墻的厚度及第一凹槽深度尺寸示意圖；
圖18為本發明第一側墻上沉積的氮化物厚度尺寸示意圖；
圖19為本發明第一側墻及第二側墻厚度尺寸示意圖；
圖20為本發明第一側墻、第二側墻及第三側墻厚度尺寸示意圖。
[0020]標號說明
P型半導體襯底I晶體管11
隔離槽12鎢插塞13
第一凹槽131第二凹槽132
柵氧化層14N型擴散15
閘門16緩沖層2
介質層3光阻層4 相變化存儲器區域41氮化物42
第一側墻43氮化物44
第二側墻45第三側墻46
相變化存儲器材料5低溫氮化物6
絕緣層7金屬層區域71
金屬層接觸窗區域72金屬層73。
【具體實施方式】
[0021]以下結合附圖及具體實施例對本發明作詳細說明。
[0022]參閱圖1至圖14所示，本發明揭示的一種嵌入式相變化存儲器制造方法，包括以下步驟:
如圖1所示，在P型半導體襯底I上制作晶體管11形成硅晶片，通過隔離槽12將晶體管11隔離，隔離槽12中填滿絕緣層，并在晶體管11的源極與汲極上設置鎢插塞13，源極與汲極上的鎢插塞13通過柵氧化層14隔離。
[0023]采用一般性互補型金屬氧化半導體(CMOS)制造工藝，完成晶體管11(包含閘門、源極和汲極)制作形成硅晶片。硅晶片包含P型半導體襯底1、隔離槽12、柵氧化層14、N型擴散15、閘門16和鎢插塞13。所述硅晶片的結構及制作工藝為常規結構及標準制程，此處不詳述。
[0024]如圖2所示，在鎢插塞13、隔離槽12中絕緣層及柵氧化層14上依次沉積緩沖層2和介質層3，在介質層3上沉積一層光阻層4，并在光阻層4上對應晶體管11汲極位置打開相變化存儲器區域41 ；
其中，緩沖層2為緩沖氮化物，介質層3為二氧化硅，氮化物的厚度為50A-200A，而二氧化硅的厚度為200A-1000A (埃)；在介質層3上沉積一層光阻層(Photo Resist)4，執行光刻步驟包含采用相變化存儲器掩模、曝光、顯影等把在光阻層4上對應晶體管11汲極位置打開相變化存儲器區域41。
[0025]如圖3所示，依次將相變化存儲器區域41的介質層3和緩沖層2蝕刻，使鎢插塞13暴露。采用各向異性干蝕刻方式執行二氧化硅(介質層3)蝕刻和氮化物(緩沖層2)蝕刻，直到相變化存儲器區域41內的鎢插塞13暴露出來。相變化存儲器區域41的寬度為dl。
[0026]如圖4所示，沉積一層氮化物42，填滿相變化存儲器區域41并覆蓋在介質層3上。
[0027]如圖5所示，執行蝕刻，在相變化存儲器區域41側壁形成“斜坡狀”第一側墻43，且在鎢插塞13上形成第一凹槽131。采用各向異性干蝕刻方式形成第一側墻43與在鎢插塞13表面形成第一凹槽131 (過度蝕刻區域)。
[0028]采用各向異性干蝕刻方式執行氮化物42蝕刻，并容許適度的過度蝕刻，讓靠近表面的鶴插塞13被蝕刻掉，形成第一凹槽131 ;剩余未被蝕刻的氮化物42延著介質層3 (二氧化硅)和緩沖層2 (緩沖氮化物)的側壁形成第一側墻43。第一凹槽131的寬度變為d2，而且d2〈dl。第一側墻43使得相變化存儲器區域41內的鎢插塞13與后述與之連接的相變化存儲器材料接觸的面積縮小，有益于降低相變化存儲器單元在電性操作時設置和重置需用的電流。
[0029]如圖6所示，沉積一層氮化物44，填滿相變化存儲器區域41及第一凹槽131。[0030]如圖7所示，執行蝕刻，在第一側墻43上形成“斜坡狀”第二側墻45，且在鎢插塞13第一凹槽131上形成第二凹槽132。
[0031]采用各向異性干蝕刻式執行氮化物44蝕刻，并容許適度的過度蝕刻，在第一凹槽131底部上形成第二凹槽132，剩余未被蝕刻的氮化物44延著介質層3 (二氧化硅)和緩沖層2 (緩沖氮化物)的側壁以及第一側墻43形成第二側墻45。第二凹槽132的寬度變為d3，而且d3〈d2。第二側墻45使得相變化存儲器區域41內的鎢插塞13與后述與之連接的相變化存儲器材料接觸的面積縮小，有益于降低相變化存儲器單元在電性操作時設置和重置需用的電流。
[0032]參閱圖8所示，采用氬氣濺鍍將蝕刻產生的氮化物44和介質層3堆積形成第三側墻46，第三側墻46位于第二側墻45上。在相變化存儲器材料沉積之前的清洗步驟，包含在沉積設備內的真空環境下對硅晶片實施氬氣濺鍍，從等離子體獲取能量的氬原子可以擊打介質層3 (二氧化硅)和緩沖層2 (緩沖氮化物)、氮化物44和清洗鎢插塞13的第二凹槽132底部。被擊打脫落的二氧化硅和氮化物通常沉積在周邊區域形成第三側墻46。第三側墻46之間鎢插塞13頂面的寬度變為d4，而且d4〈d3。第三側墻46使得相變化存儲器區域41內的金屬與后述與之連接的相變化存儲器材料接觸的面積縮小，有益于降低相變化存儲器單元在電性操作時設置和重置需用的電流。
[0033]如圖9所示，沉積一層相變化存儲器材料5，填滿二氧化硅(介質層3)和緩沖氮化物(緩沖層2)堆疊區塊之間的相變化存儲器區域41，并覆蓋在二氧化硅和緩沖氮化物堆疊區塊上，相變化存儲器材料5與鎢插塞13接觸；其中，相變化存儲器材料5為一種硫族化物物質，如鍺銻碲。在相變化存儲器材料5底部可以形成一層氮化鉭或氮化鈦的保護層。
[0034]如圖10所示，執行化學機械研磨法(CMP)把二氧化硅(介質層3)和緩沖氮化物(緩沖層2)堆疊區塊上的相變化存儲器材料5完全磨去，并讓相鄰二氧化硅和緩沖氮化物堆疊區塊間空隙區間填滿相變化存儲器材料5，且其頂面與相鄰的二氧化硅和緩沖氮化物堆疊區塊間的頂面齊平。在相變化存儲器材料5上沉積一層低溫氮化物6，其厚度為50A-150A，溫度為350 -400 ;并在低溫氮化物6上沉積一層絕緣層7 ;硼磷硅玻璃或硼磷硅玻璃酸鹽或低溫化學氣相沉積氧化硅，厚度為500A-3000A。
[0035]如圖11所示，采用金屬層掩模、曝光、顯影等把金屬層區域71及金屬層接觸窗區域72打開；采用各向異性干蝕刻方式將對應相變化存儲器材料5位置的絕緣層7蝕刻，同時，將對應晶體管11源極位置的絕緣層7蝕刻，直到低溫氮化物6暴露出來。
[0036]如圖12所示，采用金屬層掩模、曝光、顯影等把非相變化存儲器元件金屬層接觸窗區域72打開；采用各向異性干蝕刻方式依次將對應晶體管11源極位置的低溫氮化物6及介質層3蝕刻，直到緩沖層2暴露出。
[0037]如圖13所示，將對應晶體管11源極位置的緩沖層2蝕刻，同時，將對應相變化存儲器材料5位置的氮化物6蝕刻；直到相變化存儲器材料5和鎢插塞13暴露出來。
[0038]如圖14所示，沉積一層金屬層73，將對應晶體管11源極位置的金屬層接觸窗區域72及對應相變化存儲器材料5位置的金屬層區域71填滿。執行化學機械研磨法把金屬層73研磨后讓剩余的金屬層73剛好填滿金屬層接觸窗區域72和金屬層區域71，并把絕緣材料區7上的金屬層73完全磨去。
[0039]參閱圖15所示，上述方法制造的一種嵌入式相變化存儲器，在P型半導體襯底I上制作晶體管11形成硅晶片，通過隔離槽12將晶體管11隔離，并在晶體管11的源極與汲極上設置鎢插塞13，源極與汲極上的鎢插塞13通過柵氧化層14隔離。
[0040]在隔離槽12及柵氧化層14上依次形成緩沖層2、介質層3、氮化物6及絕緣層7。
[0041]晶體管11源極上的鎢插塞13上設置金屬層73，而晶體管11汲極上的鎢插塞13上形成第一凹槽131及第二凹槽132，第二凹槽132位于第一凹槽131的底部；鎢插塞13端面之上依次形成第一側墻43、第二側墻45及第三側墻46，第二側墻45位于第一側墻43上，第三側墻46位于第二側墻45上，且延伸深入第二凹槽132中；第一側墻43、第二側墻45及第三側墻46圍成一空腔，空腔填滿相變化存儲器材料5 ;相變化存儲器材料5上形成金屬層73。
[0042]相變化存儲器材料5呈“喇叭口”狀，由上至下寬度逐漸縮小，減小相變化存儲器材料5與鎢插塞13的接觸面積，有益于降低相變化存儲器單元在電性操作時設置和重置需用的電流。
[0043]如圖16至20所示，其中，相變化存儲器區域41的寬度為dl，dl=15?130nm ;緩沖層2的厚度為hl，介質層3的厚度為h2，hi+ h2=0.4 X df 2.0 x dl ;用于形成第一側墻
43的氮化物42的厚度為tl，tl=10% X dl?25% x dl，用于形成第二側墻45的氮化物44的厚度為t2，t2=8% X dl?25% X dl ;第一凹槽131的深度為h3，h3 = 4?20nm，第二凹槽132的深度為h4，h4 = 4?20nm ;第一側墻43的厚度為sl，sl = 8% x dl?20% x dl ;第二側墻
45的厚度為s2，s2 = 6.4% x dl?20% x dl，第三側墻46的厚度為s3，s3 = 4?20nm。本發明包括但不限于上述尺寸所示的值。
[0044]以上所述僅為本發明的較佳實施例，并非對本案設計的限制，凡依本案的設計關鍵所做的等同變化，均落入本案的保護范圍。
【權利要求】
1.一種嵌入式相變化存儲器，其特征在于:在P型半導體襯底上制作晶體管形成硅晶片，通過隔離槽將晶體管隔離，并在晶體管的源極與汲極上設置鎢插塞，源極與汲極上的鎢插塞通過柵氧化層隔離；在隔離槽及柵氧化層上依次形成緩沖層、介質層、氮化物及絕緣層；晶體管源極上的鎢插塞上設置金屬層，而晶體管汲極上的鎢插塞上形成第一凹槽及第二凹槽，第二凹槽位于第一凹槽的底部；鎢插塞端面之上依次形成第一側墻、第二側墻及第三側墻，第二側墻位于第一側墻上，第三側墻位于第二側墻上，且延伸深入第二凹槽中;第一側墻、第二側墻及第三側墻圍成一空腔，空腔填滿相變化存儲器材料；相變化存儲器材料上形成金屬層。
2.如權利要求1所述的一種嵌入式相變化存儲器，其特征在于:相變化存儲器材料呈“喇叭口 ”狀。
3.一種嵌入式相變化存儲器制造方法，其特征在于:包括以下步驟: 步驟一，在P型半導體襯底上制作晶體管形成硅晶片，通過隔離槽將晶體管隔離，隔離槽中填滿絕緣層，并在晶體管的源極與汲極上設置鎢插塞，源極與汲極上的鎢插塞通過柵氧化層隔離； 步驟二，在鎢插塞、絕緣層及柵氧化層上依次沉積緩沖層和介質層，在介質層上沉積一層光阻層，并在光阻層上對應晶體管汲極位置打開相變化存儲器區域； 步驟三，依次將相變化存儲器區 域的介質層和緩沖層蝕刻，使鎢插塞暴露； 步驟四，沉積一層氮化物，填滿相變化存儲器區域并覆蓋在介質層上； 步驟五，執行蝕刻，在相變化存儲器區域側壁形成“斜坡狀”第一側墻，且在鎢插塞上形成第一凹槽； 步驟六，沉積一層氮化物，填滿相變化存儲器區域及第一凹槽； 步驟七，執行蝕刻，在第一側墻上形成“斜坡狀”第二側墻，且在鎢插塞第一凹槽上形成第二凹槽； 步驟八，采用氬氣濺鍍，將在氬氣清洗中被氬離子撞擊產生的氮化物和介質層堆積形成第三側墻，第三側墻位于第二側墻上； 步驟九，沉積一層相變化存儲器材料，填滿變化存儲器區域，與鎢插塞接觸； 步驟十，研磨相變化存儲器材料，使相變化存儲器材料與介質層齊平；在相變化存儲器材料上沉積一層低溫氮化物，并在低溫氮化物上沉積一層絕緣層； 步驟十一，將對應相變化存儲器材料位置的絕緣層蝕刻，同時，將對應晶體管源極位置的絕緣層蝕刻，使低溫氮化物暴露，形成金屬層區域及金屬層接觸窗區域； 步驟十二，依次將對應晶體管源極位置的低溫氮化物及介質層蝕刻，使緩沖層暴露，形成金屬層接觸窗區域； 步驟十三，將對應晶體管源極位置的緩沖層蝕刻，同時，將對應相變化存儲器材料位置的氮化物蝕刻； 步驟十四，沉積一層金屬層，將對應晶體管源極位置的金屬層接觸窗區域及對應相變化存儲器材料位置的金屬層區域填滿。
4.如權利要求3所述的一種嵌入式相變化存儲器制造方法，其特征在于:步驟二中，緩沖層為氮化物，介質層為二氧化硅，氮化物的厚度為50A-200A，二氧化硅的厚度為200A-1000A。
5.如權利要求3所述的一種嵌入式相變化存儲器制造方法，其特征在于:步驟九中，相變化存儲器材料為一種鍺銻碲硫族化物。
6.如權利要求3所述的一種嵌入式相變化存儲器制造方法，其特征在于:步驟九中，在相變化存儲器材料底部形成一層氮化鉭或氮化鈦的保護層。
7.如權利要求3所述的一種嵌入式相變化存儲器制造方法，其特征在于:步驟十中，低溫氮化物厚度為50A-150A，溫度為350 -400 。
8.如權利要求3所述的一種嵌入式相變化存儲器制造方法，其特征在于:步驟十中，絕緣層為硼磷硅玻璃或硼磷硅玻璃酸鹽或低溫化學氣相沉積氧化硅，厚度為500A-3000A。
【文檔編號】H01L45/00GK103972385SQ201310040269
【公開日】2014年8月6日 申請日期:2013年2月1日 優先權日:2013年2月1日
【發明者】陳秋峰, 王興亞 申請人:廈門博佳琴電子科技有限公司