用于ic封裝的硅空間轉變器的制造方法

用于ic封裝的硅空間轉變器的制造方法
【專利摘要】本發明涉及一種用于IC封裝的硅空間轉變器。描述了一種包括至少第一集成電路(IC)和晶片制造的空間轉變器(ST)的裝置。所述IC包括底表面上的具有第一焊盤間距的接合焊盤。所述ST包括具有所述第一焊盤間距的接合焊盤的頂表面，并且所述第一IC的接合焊盤中的至少一部分與所述頂表面的接合焊盤接合。所述ST包括具有第二焊盤間距的接合焊盤的底表面、所述頂表面與所述底表面之間的至少一個電介質絕緣層、以及所述電介質層中的導電性互連，其被配置為提供所述頂表面的接合焊盤與所述底表面的接合焊盤之間的電連續性。
【專利說明】用于IC封裝的硅空間轉變器

【技術領域】
[0001]實施例涉及集成電路的封裝。一些實施例涉及集成電路插座。

【背景技術】
[0002]電子系統通常包括連接到諸如襯底或主板的組件的集成電路(IC)。可以對IC進行封裝并將其插入到安裝在組件上的IC封裝中。隨著電子系統設計變得越發復雜，滿足系統所期望的尺寸限制成為挑戰。影響設計的整體尺寸的一個方面是IC封裝的觸點的互連所要求的間隔。隨著間隔減小，所封裝的IC可能變得不太魯棒，并且滿足間隔要求的成本可能增加。因此，通常需要解決IC的觸點間隔的挑戰并且還提供魯棒的、成本高效的設計的器件、系統和方法。

【專利附圖】

【附圖說明】
[0003]圖1示出根據一些實施例的器件的示例的示圖，所述器件包括用于至少一個IC的組件或封裝；
[0004]圖2示出根據一些實施例的包括設置于空間轉變器(space transformer)上的第一IC和第二 IC的器件的不例的不圖；
[0005]圖3示出根據一些實施例的包括設置于空間轉變器上的IC的器件的另一個示例的示圖；
[0006]圖4示出根據一些實施例的包括位于空間轉變器上的IC的器件的又一個示例的示圖；
[0007]圖5示出根據一些實施例的包括位于空間轉變器上的IC的器件的又一個示例的示圖；以及
[0008]圖6示出根據一些實施例的形成包括至少一個IC的組件的方法的示例的流程圖；
[0009]圖7示出根據一些實施例的多芯片空間轉變器的多角度的示圖；
[0010]圖8示出根據一些實施例的多芯片空間轉變器的組件的附加階段。

【具體實施方式】
[0011]以下說明和附圖對特定實施例進行了充分的說明，以使本領域的技術人員能夠實現這些實施例。其它實施例可以包含結構上的、邏輯上的、電學的、工藝以及其它變化。一些實施例的部分和特征可以包括在其它實施例的部分和特征內，或可以替換其它實施例的部分和特征。在權利要求書中闡述的實施例包括那些權利要求的所有可用的等價物。
[0012]對于在較小器件中增加計算能力的需求使片上系統封裝的使用增加。對于提高具有較小尺寸的計算機的性能的要求會導致更大量的信號被提供至IC封裝并由IC封裝接收。大量的信號會需要較細的間距，用于SoC與其它諸如存儲器、顯示器、通信總線等等的電子部件之間的輸入-輸出(I/o)互連。然而，用于I/O的較細的間距可能致使封裝昂貴，以適應與互連線的寬度、互連之間的間隔和用于在互連之間防止電遷移的間隔相關聯的較精細的幾何尺寸。這導致封裝要求與低成本的需求沖突。一種方法是向IC封裝添加使I/O分開較大的間距的部件。利用這種部件的一些問題是:要求該部件具有相當大的厚度(例如，100微米(μ m))，從而能夠在裝配期間對其進行處理；該部件增加了 SoC的成本并且會向I/O增加較高的電容和電阻。
[0013]圖1示出了包括用于至少一個IC的組件或封裝的器件105的示例的示圖。器件105至少包括第一 IC110，其在ICllO的底表面上具有接合焊盤。接合焊盤可以向IC中制造的電子器件提供電連續性。接合焊盤具有第一焊盤間距。第一焊盤間距是適應ICl1的I/o的密度的精細間距。器件105還包括晶片制造的空間轉變器(ST)。ST115包括具有接合焊盤的頂表面，并且頂表面上的接合焊盤具有第一焊盤間距。ICl1的接合焊盤中的至少一部分與ST115的頂表面的接合焊盤接合。附圖還示出了聚合物層125(例如，模制化合物)，ICllO設置在聚合物層125內并且覆蓋頂表面上的接合部。在一些示例中，器件105包括ST115的頂表面上的底部填充層，并且聚合物層設置在底部填充層之上。
[0014]ST115還包括具有接合焊盤的底表面，并且底表面的接合焊盤具有第二焊盤間距。附圖示出了附著在接合焊盤上的焊料凸塊120。第二焊盤間距相較于第一焊盤間距更大或更不精細，并且具有較小的焊盤密度。較小的焊盤密度意味著相較于第一焊盤間距，第二焊盤間距可以具有更小的每平方米的焊料凸塊數量(凸塊/mm2)。ST115還包括頂表面與底表面之間的至少一個電介質絕緣層。電介質層可以包括導電性互連，以提供ST115的頂表面的接合焊盤與ST115的底表面的接合焊盤之間的電連續性。因此，ST115提供第一焊盤間距的密度與第二焊盤間距的密度之間的轉換。
[0015]在一些示例中，ST115包括頂表面與底表面之間的多個電介質絕緣層。導電性互連可以包括頂表面與底表面之間的至少一個金屬層。可以對金屬層進行構圖(例如，利用導電跡線和過孔中的一者或兩者)，以提供STl 15的頂表面的接合焊盤與STl 15的底表面的接合焊盤之間的電連續性。可以利用晶片制造工藝來形成電介質層和至少一個金屬層。由于ST115是利用晶片制造工藝來形成的，因此ST115的頂表面可以適應I微米(Ιμπι)或更小的線寬和間距。此外，由于ST115是利用晶片制造工藝來制造的，因此ST基本上是平的并且與ICllO膨脹匹配(expens1n matched)。這使得ICllO與STl 15之間的組件連接能夠具有精細的第一焊盤間距(例如，1um或更小)。
[0016]可以在體硅(例如，以硅晶片開始)的襯底上形成ST115，并且利用背面研磨、裂解(cleaving)、快速切削、化學機械拋光(CMP)、干法刻蝕或濕法刻蝕中的至少一種來將其從襯底去除。這可以產生具有電介質絕緣層的ST115，其中電介質絕緣層包括二氧化硅(S12)并且不包括體硅。所得到的ST115也可以是薄的(例如，大約10-20 μ m)。因此，ST115的厚度對器件105的整體尺寸不會有顯著影響。
[0017]圖2示出了包括設置于ST215上的第一 IC210和設置于ST215上的第二 IC230的器件205的示例的示圖。第一 IC210和第二 IC230中的一個或兩個可以是封裝的1C。第二 IC230包括接合焊盤，并且所述接合焊盤中的至少一部分與ST215的頂表面上的接合焊盤接合。ST215包括導電性互連，以提供第一 IC的接合焊盤的至少相同部分或不同部分與第二 IC的接合焊盤的至少相同或不同部分之間的電連續性。
[0018]由于ST215是利用晶片制造工藝形成的，因此ST215的頂表面上的互連的密度可以與常規的片上互連的上層上所使用的互連密度接近。這允許ST215用于使用混合工藝IC的復雜管芯的組件中。例如，第一 IC210可以包括利用10納米(nm)工藝形成的處理器核，并且第二 IC可以包括利用17nm工藝形成的存儲器1C。復雜管芯可以擴展到兩個IC的示例之外。ST215可以包括若干類型的IC作為SoC。IC可以包括利用邏輯硅工藝、光子學工藝、微機電(MEMs)工藝、存儲器工藝等等形成的IC的任意組合。
[0019]其它布置可能是有用的。例如，可以將第二 IC230設置于第一 IC210的頂上，其中第一 IC210與ST215接合。第一 IC210的頂表面可以包括接合焊盤，并且第二 IC230的底表面可以包括接合焊盤。可以將第二 IC230的底表面的接合焊盤中的至少一部分與第一IC210的頂表面的接合焊盤接合。聚合物層225可以包含第一和第二 IC兩者，并且可以利用不同IC制造工藝來形成1C。
[0020]圖3示出了包括ST315上的IC310的器件305的另一個示例的示圖。IC310包括至少一個穿硅過孔(TSV) 335。在一些示例中，器件305包括設置于ST315(例如，與第一IC310相鄰)上的第二 IC(未示出)。ST315可以包括導電性互連，以提供從TSV335到第二IC的接合焊盤的電連續性。在一些示例中，可以將第二 IC設置于圖3中的IC310的頂上。TSV335可以提供從ST315的底表面上的接合焊盤到第二 IC的底表面上的接合焊盤的電連續性。在一些示例中，器件305包括第一 IC310、第一 IC310頂上的第二 1C、以及設置于ST315上(例如，與第一 IC310相鄰)并且具有接合焊盤的第三IC(未示出)。第一 IC310可以包括至少一個TSV335，其可以提供從第二 IC的底表面上的接合焊盤到ST315的頂表面、以及從第二 IC的底表面上的接合焊盤到第三IC的接合焊盤的電連續性。
[0021]圖4示出了包括ST415上的IC410的器件405的另一個示例的示圖。在示出的示例中，器件405包括至少一個ST415上的無源電器件。在附圖中示出了兩個無源電器件440A和440B。無源電器件可以僅包括無源電路部件(例如，電阻器、電容器等等)而不是有源部件(例如，晶體管)。無源器件還包括至少一個TSV435，以及具有第一焊盤間距的接合焊盤。無源電器件的底表面的接合焊盤中的至少一部分與ST415的頂表面的接合焊盤接合。器件405還可以包括設置于無源電器件的頂上的第二 IC(未示出)。第二 IC的底表面包括接合焊盤，并且第二 IC與無源電器件的TSV接合。TSV435提供從ST的頂表面上的接合焊盤到第二 IC的底表面上的接合焊盤的電連續性。
[0022]圖5示出了包括設置于ST515上的IC510的器件505的另一個示例的示圖。器件505包括ST515的頂表面上的模制聚合物層525,并且IC510設置于聚合物層內。器件505可以包括第二 IC (未示出)，其具有接合焊盤并且設置于所示的IC510之上。器件包括至少一個設置于模制聚合物層525中的穿過模制層的(through-moId)互連(TMI)。可以通過在模制聚合物層525中形成一個或多個過孔并利用焊料填充所述一個或多個過孔來制造TM10示出了兩個TMI結構545A和545B。TMI提供穿過模制聚合物層525的電連續性。在附圖中示出的示例中，TMI提供從ST的底表面上的接合焊盤到第二 IC的底表面上的接合焊盤的電連續性。
[0023]圖6示出了形成包括至少一個IC的組件的方法600的示例的流程圖。在方框605，在體硅(例如，硅晶片)的襯底上利用晶片制造工藝形成ST。ST包括ST的頂表面與ST的底表面之間的至少一個電介質層。電介質層包括導電性互連，并且ST的頂表面包括具有第一焊盤間距的接合焊盤。
[0024]在方框610，至少將第一集成電路(IC)接合到ST的頂表面上。IC包括IC的底表面上的接合焊盤，并且所述接合焊盤具有第一焊盤間距。圖7示出了多芯片ST的頂視圖和側視圖。附圖示出了晶片的一部分，其包括兩個四IC模塊，例如以兩個四芯片SoC為例。可以隨后將SoC分成單獨的多芯片ST。可以利用不同的工藝來形成所述四個1C。例如，四個IC可以包括處理器核、圖形處理器核、I/O芯片和存儲器芯片。ST晶片可以包含許多這種多芯片模塊。在示出的示例中，在襯底750的頂部附近形成ST715。ST715包括具有與IC或芯片的精細間距匹配的焊盤間距的接合焊盤。該示例示出了在這一階段的具有接合焊盤755的ST，接合焊盤755具有第二焊盤間距，但是或者可以在后續步驟中形成這些焊盤。
[0025]圖8示出了圖7的組件的附加階段。頂部的組件865示出了在ST晶片的頂表面上形成聚合物層825。聚合物層825可以是模制聚合物層，其包括設置于聚合物層內的1C。
[0026]回來參考圖6，在方框615，從體硅襯底去除ST。這在圖8的第二組件875中示出。如本文中前面所解釋的，可以利用背面研磨、裂解、快速切削、化學機械拋光(CMP)、干法刻蝕或濕法刻蝕中的至少一種將ST815從體硅襯底去除。
[0027]組件875中的ST815的底表面包括具有第二焊盤間距(例如，較大的間距)的接合焊盤，其中第二焊盤間距與第一焊盤間距不同。在一些示例中，在將ST815從體硅去除之后，可以將接合焊盤沉積到ST815的底表面上，而不是在早期階段中形成為層。如果需要的話，可以在晶片級添加焊料凸塊，如組件880所示。
[0028]ST815的至少一個電介質層的導電性互連可以提供ST的頂表面的接合焊盤與ST的底表面的接合焊盤之間的電連續性。在一些示例中，至少一個電介質層的導電性互連可以提供單獨的IC的接合焊盤之間(例如，圖8中的芯片I與芯片2的接合焊盤之間)的電連續性。
[0029]所得到的ST815可以非常薄(例如，10-20 μ m)，具有在晶片處理期間增加強度的模制聚合物層825。ST晶片可以包括鋸開通道(saw street)，從而有助于將晶片分成單獨的產品管芯890。單獨的管芯890可以用于封裝襯底上，或者可以直接安裝到電子系統(例如，以系統主板為例)的印刷電路板(PCB)。PCB可以包括具有較大焊盤間距的接合焊盤。ST815的底表面的接合焊盤中的至少一部分可以與PCB的接合焊盤電連通。
[0030]與常規的多芯片封裝方法相比，所描述的使用ST的器件、系統和方法可以使多芯片ST管芯內的IC之間的互連能夠具有相當高的密度。ST的使用能夠為利用混合工藝IC形成復雜管芯提供成本高效的方法。
[0031]提供摘要以遵守37C.F.R.Sect1nl.72 (b)，其要求摘要將允許讀者確定本技術公開內容的本質和要點。基于摘要并不是要用于限制或解釋權利要求的范圍或含義的理解而提交了摘要。下文的權利要求因此被并入到【具體實施方式】中，其中每個權利要求獨立作為單獨的實施例。
[0032]附加示例
[0033]示例I可以包括主題(例如裝置)，其至少包括第一 IC和晶片制造的空間轉變器。IC包括IC的底表面上的接合焊盤，并且所述接合焊盤具有第一焊盤間距。空間轉變器(ST)包括頂表面和底表面。頂表面包括具有第一焊盤間距的接合焊盤，并且第一 IC的接合焊盤中的至少一部分與頂表面的接合焊盤接合。底表面包括具有第二焊盤間距的接合焊盤。ST還可以包括頂表面與底表面之間的至少一個電介質絕緣層。并且電介質層中的導電性互連被配置為提供頂表面的接合焊盤與底表面的接合焊盤之間的電連續性。
[0034]在示例2中，示例I的主題可以任選地包括ST的頂表面與底表面之間的多個電介質絕緣層。導電性互連包括頂表面與底表面之間的至少一個金屬層，并且對至少一個金屬層進行構圖，以提供ST的頂表面的接合焊盤與底表面的接合焊盤之間的電連續性。
[0035]在示例3中，示例2的主題任選地包括利用晶片制造工藝形成的多個電介質層和至少一個金屬層。電介質絕緣層可以包括二氧化硅(S12)并且不包括體硅。
[0036]在示例4中，示例1-3中的一個或它們的任意組合的主題任選地包括設置于ST上的第二 1C。第二 IC包括接合焊盤，并且第二 IC的接合焊盤中的至少一部分與ST的頂表面的接合焊盤接合。ST包括導電性互連，以提供第一 IC的接合焊盤的至少相同或不同部分與第二 IC的接合焊盤的至少相同或不同部分之間的電連續性。
[0037]在示例5中，示例4的主題任選地包括至少一個穿娃過孔(TSV)。ST任選地包括導電性互連，以提供從TSV到第二 IC的接合焊盤的電連續性。
[0038]在示例6中，示例1-5中的一個或它們的任意組合的主題任選地包括ST的頂表面上的聚合物層，其中第一 IC設置于聚合物層內。
[0039]在示例7中，示例1-6中的一個或它們的任意組合的主題任選地包括ST的頂表面上的底部填充層和設置于底部填充層之上的聚合物層。第一 IC設置于聚合物層內。
[0040]在示例8中，示例1-7中的一個或它們的任意組合的主題任選地包括設置于第一IC的頂上的第二 1C。第一 IC的頂表面包括接合焊盤，并且第二 IC的底表面包括接合焊盤，其中第二 IC的底表面的接合焊盤中的至少一部分與第一 IC的頂表面的接合焊盤接合。
[0041]在示例9中，示例4-8中的一個或它們的任意組合的主題任選地包括第一 1C，形成第一 IC所使用的IC制造工藝與形成第二 IC所使用的IC制造工藝不同。
[0042]在示例10中，示例4-9中的一個或它們的任意組合的主題任選地包括第一 1C，其包括至少一個TSV，并且其中至少一個TSV提供從ST的底表面上的接合焊盤到第二 IC的底表面上的接合焊盤的電連續性。
[0043]在示例11中，示例8-10中的一個或它們的任意組合的主題任選地包括設置于ST上并且包括接合焊盤的第三1C，其中第一 IC包括至少一個TSV，并且其中至少一個TSV提供從第二 IC的底表面上的接合焊盤到ST的頂表面和從第二 IC的底表面上的接合焊盤到第三IC的接合焊盤的電連續性。
[0044]在示例12中，示例1-11中的一個或它們的任意組合的主題任選地包括無源電器件，其僅包括無源電路部件、至少一個TSV和具有第一焊盤間距的接合焊盤。無源電器件的底表面的接合焊盤中的至少一部分與ST的頂表面的接合焊盤接合。所述示例還任選地包括設置于無源電器件頂上的第二 1C，其中第二 IC的底表面包括接合焊盤。無源電器件的至少一個TSV任選地提供從ST的頂表面上的接合焊盤到第二 IC的底表面上的接合焊盤的電連續性。
[0045]在示例13中，示例1-12中的一個或它們的任意組合的主題任選地包括空間轉變器的頂表面上的模制聚合物層，其中第一 IC設置于聚合物層內，第二 IC設置于第一 IC之上，其中第二 IC的底表面包括接合焊盤和設置于聚合物層中的至少一個穿過模制層的互連(TMI)，其中TMI提供從ST的底表面上的接合焊盤到第二 IC的底表面上的接合焊盤的電連續性。
[0046]在示例14中，示例1-13中的一個或它們的任意組合的主題任選地包括大于第一焊盤間距的第二焊盤間距。
[0047]示例15可以包括主題，或可以任選地與示例1-14中的一個或它們的組合相結合，以包括主題(例如用于執行動作的方法、裝置，或可以使機器執行動作的機器可讀介質)，其包括:利用晶片制造工藝在體硅襯底上形成ST，其中ST包括ST的頂表面與底表面之間的至少一個電介質層，其中至少一個電介質層包括導電性互連，并且ST的頂表面包括具有第一焊盤間距的接合焊盤；至少將第一集成電路(1C)接合到ST的頂表面上，其中1C包括1C的底表面上的接合焊盤，其中接合焊盤具有第一焊盤間距；以及從體硅襯底去除ST，其中ST的底表面包括具有不同于第一焊盤間距的第二焊盤間距的接合焊盤，并且其中導電性互連提供ST的頂表面的接合焊盤與ST的底表面的接合焊盤之間的電連續性。
[0048]在示例16中，示例15的主題可以任選地包括利用晶片制造工藝形成多個電介質絕緣層和至少一個金屬層，其中對至少一個金屬層進行構圖以提供頂表面的接合焊盤與底表面的接合焊盤之間的電連續性。
[0049]在示例17中，示例15和16中的一個或它們的任意組合的主題任選地包括利用背面研磨、裂解、快速切削、化學機械拋光(CMP)、干法刻蝕或濕法刻蝕中的至少一種來從體硅去除ST。
[0050]在示例18中，示例15-17中的一個或它們的任意組合的主題任選地包括在從體硅去除ST之后向ST的底表面添加接合焊盤。
[0051]在示例19中，示例15-18中的一個或它們的任意組合的主題任選地包括在ST的頂表面上形成聚合物層，ST包括設置于聚合物層內的第一 1C。
[0052]在示例20中，示例15-19中的一個或它們的任意組合的主題任選地包括在ST的頂表面上形成聚合物層，ST包括設置于聚合物層內的第一 1C。
[0053]在示例21中，示例15-19中的一個或它們的任意組合的主題任選地包括:在ST的頂表面上形成聚合物層，其中至少一個TMI設置于聚合物層中；將第二 1C設置于第一 1C之上，其中第二 1C是封裝的1C并且其中第二 1C的底表面包括接合焊盤；以及將至少一個TMI與第二 1C的底表面上的接合焊盤和ST的頂表面上的接合焊盤接合，以提供從ST的底表面上的接合焊盤到第二 1C的底表面上的接合焊盤的電連續性。
[0054]在示例22中，示例15-21中的一個或它們的任意組合的主題任選地包括:在ST上設置第二 1C ;以及將第二 1C的底表面的接合焊盤中的至少一部分與ST的頂表面的接合焊盤接合，其中利用與形成第一 1C所使用的1C制造工藝不同的1C制造工藝來形成第二 1C。
[0055]在示例23中，示例15-22中的一個或它們的任意組合的主題任選地包括:在第一1C的頂上設置第二 1C ;以及將第二 1C的底表面的接合焊盤中的至少一部分與第一 1C的頂表面的接合焊盤接合，其中利用與形成第一 1C所使用的1C制造工藝不同的1C制造工藝來形成第二 1C。
[0056]在示例24中，示例15-23中的一個或它們的任意組合的主題任選地包括:在ST的頂表面上設置無源電器件，其中無源電器件僅包括無源電路部件和至少一個TSV;以及將無源電器件的至少一個TSV與第二 1C的底表面的至少一個接合焊盤、以及與ST的頂表面的至少一個接合焊盤接合，以提供從第二 1C的底表面上的接合焊盤到ST的底表面上的接合焊盤的電連續性。
[0057]在示例25中，示例15-24中的一個或它們的任意組合的主題任選地包括在ST的頂表面上設置第二 1C ；以及將第一 1C的至少一個TSV與ST的頂表面上的接合焊盤接合，以提供第一 1C與第二 1C之間的電連續性。
[0058]示例26可以包括主題，或者可以任選地與示例1-14中的一個或它們的組合相結合，以包括主題(例如系統)，其至少包括在底表面上具有接合焊盤的第一 1C、晶片制造的ST、以及印刷電路板(PCB)，其中接合焊盤具有第一焊盤間距。ST可以包括:具有接合焊盤的頂表面，其中接合焊盤具有第一焊盤間距，并且其中第一 1C的接合焊盤中的至少一部分與頂表面的接合焊盤接合；具有接合焊盤的底表面，其中接合焊盤具有第二焊盤間距；頂表面與底表面之間的至少一個電介質層；以及電介質層中的導電性互連，其被配置為提供頂表面的接合焊盤與底表面的接合焊盤之間的電連續性。PCB包括接合焊盤，并且ST的底表面的接合焊盤中的至少一部分與PCB的接合焊盤電連通。
[0059]在示例27中，示例26的主題任選地包括具有第二焊盤間距的PCB的接合焊盤，并且ST的底表面的接合焊盤中的至少一部分與PCB的接合焊盤接合。
[0060]在示例28中，示例26和27中的一個或它們的任意組合的主題任選地包括設置于ST的頂表面上的第二 1C,以及具有第一表面和第二表面的封裝襯底,其中第一表面包括具有第二焊盤間距的接合焊盤。ST可以是設置于封裝襯底的第一表面上的ST，并且封裝襯底的第二表面包括接合到PCB的接合焊盤。
[0061]在示例29中，示例26-28中的一個或它們的任意組合的主題任選地包括第一 1C，其包括處理器核和第二 1C，該第二 1C是存儲器1C。
[0062]示例30可以包括主題，或可以任選地與示例1到29中的任意一個或多個的任意部分或任意部分的組合進行結合，以包括主題，所述主題可以包括用于執行示例1到29的功能中的任意一個或多個的裝置，或包含指令的機器可讀介質，當指令由機器執行時，將使機器執行示例1到29的功能中的任意一個或多個。
[0063]這些非限制性示例中的每一個可以獨立存在，或可以采用各種置換或組合的形式而與一個或多個其它示例進行組合。
【權利要求】
1.一種集成電路(IC)封裝，包括: 在底表面上具有接合焊盤的至少第一 1C，其中所述接合焊盤具有第一焊盤間距；以及 晶片制造的空間轉變器(ST)，包括: 具有接合焊盤的頂表面，其中所述接合焊盤具有所述第一焊盤間距，并且其中所述第一IC的所述接合焊盤中的至少一部分與所述頂表面的接合焊盤接合； 具有接合焊盤的底表面，其中所述接合焊盤具有第二焊盤間距； 在所述頂表面與所述底表面之間的至少一個電介質絕緣層；以及 在所述電介質層中的導電性互連，其被配置為提供所述頂表面的接合焊盤與所述底表面的接合焊盤之間的電連續性。
2.根據權利要求1所述的IC封裝，包括在所述ST的所述頂表面與所述底表面之間的多個電介質絕緣層，其中所述導電性互連包括在所述頂表面與所述底表面之間的至少一個金屬層，其中所述至少一個金屬層被構圖，以提供所述ST的所述頂表面的接合焊盤與所述底表面的接合焊盤之間的電連續性。
3.根據權利要求2所述的IC封裝，其中利用晶片制造工藝形成所述多個電介質絕緣層和所述至少一個金屬層，其中所述電介質絕緣層包括二氧化硅(S12)并且不包括體硅。
4.根據權利要求1所述的IC封裝，包括設置于所述ST上的第二1C，并且包括接合焊盤，其中所述第二 IC的接合焊盤中的至少一部分與所述ST的所述頂表面的接合焊盤接合，并且其中所述ST包括導電性互連，以提供所述第一 IC的接合焊盤的至少相同部分或不同部分與所述第二 IC的接合焊盤的至少相同部分或不同部分之間的電連續性。
5.根據權利要求4所述的IC封裝，其中所述第一IC包括至少一個穿硅過孔(TSV)，并且其中所述ST包括導電性互連，以提供從所述TSV到所述第二 IC的接合焊盤的電連續性。
6.根據權利要求1所述的IC封裝，包括在所述ST的所述頂表面上的聚合物層，其中所述第一 IC設置于所述聚合物層內。
7.根據權利要求1所述的IC封裝，包括在所述ST的所述頂表面上的底部填充層、以及設置于所述底部填充層之上的聚合物層，其中所述第一 IC設置于所述聚合物層內。
8.根據權利要求1所述的IC封裝，包括設置于所述第一IC的頂上的第二 1C，其中所述第一 IC的頂表面包括接合焊盤，并且所述第二 IC的底表面包括接合焊盤，其中所述第二 IC的所述底表面的接合焊盤中的至少一部分與所述第一 IC的所述頂表面的接合焊盤接合。
9.根據權利要求8所述的IC封裝，其中利用與形成所述第二IC所使用的IC制造工藝不同的IC制造工藝來形成所述第一 1C。
10.根據權利要求8所述的IC封裝，其中所述第一IC包括至少一個TSV，并且其中所述至少一個TSV提供從所述ST的所述底表面上的接合焊盤到所述第二 IC的所述底表面上的接合焊盤的電連續性。
11.根據權利要求8所述的IC封裝，包括設置于所述ST上的第三1C，并且包括接合焊盤，其中所述第一 IC包括至少一個TSV，并且其中所述至少一個TSV提供從所述第二 IC的所述底表面上的接合焊盤到所述ST的所述頂表面的電連續性，并且提供從所述第二 IC的所述底表面上的接合焊盤到所述第三IC的接合焊盤的電連續性。
12.根據權利要求1所述的IC封裝，包括: 無源電器件，其僅包括無源電路部件、至少一個TSV、以及具有第一焊盤間距的接合焊盤，其中所述無源電器件的底表面的接合焊盤中的至少一部分與所述ST的所述頂表面的接合焊盤接合；以及 設置于所述無源電器件的頂上的第二 1C，其中所述第二 IC的底表面包括接合焊盤，并且其中所述無源電器件的所述至少一個TSV提供從所述ST的所述頂表面上的接合焊盤到所述第二 IC的所述底表面上的接合焊盤的電連續性。
13.根據權利要求1所述的IC封裝，包括: 在所述空間轉變器的頂表面上的模制聚合物層，其中所述第一 IC設置于所述聚合物層內； 設置于所述第一 IC之上的第二 1C，其中所述第二 IC的底表面包括接合焊盤；以及 設置于所述聚合物層中的至少一個穿過模制層的互連(TMI)，其中所述TMI提供從所述ST的所述底表面上的接合焊盤到所述第二 IC的所述底表面上的接合焊盤的電連續性。
14.根據權利要求1-13中的任意一項所述的IC封裝，其中所述第二焊盤間距大于所述第一焊盤間距。
15.—種封裝IC的方法,所述方法包括: 利用晶片制造工藝在體硅襯底上形成ST，其中所述ST包括所述ST的頂表面與底表面之間的至少一個電介質層，其中所述至少一個電介質層包括導電性互連，并且所述ST的所述頂表面包括具有第一焊盤間距的接合焊盤； 將至少第一 IC接合到所述ST的所述頂表面上，其中所述IC包括在所述IC的底表面上的接合焊盤，其中所述接合焊盤具有所述第一焊盤間距；以及 將所述ST從所述體硅襯底去除，其中所述ST的所述底表面包括具有不同于所述第一焊盤間距的第二焊盤間距的接合焊盤，并且其中所述導電性互連提供所述ST的所述頂表面的接合焊盤與所述ST的所述底表面的接合焊盤之間的電連續性。
16.根據權利要求15所述的方法，其中形成所述ST包括利用晶片制造工藝形成多個電介質絕緣層和至少一個金屬層，其中對所述至少一個金屬層進行構圖，以提供所述頂表面的接合焊盤與所述底表面的接合焊盤之間的電連續性。
17.根據權利要求15所述的方法，其中從所述體硅襯底去除所述ST將體硅從所述ST排除。
18.根據權利要求15所述的方法，其中從所述體硅去除所述ST包括背面研磨、裂解、快速切削、化學機械拋光(CMP)、干法刻蝕或濕法刻蝕中的至少一種。
19.根據權利要求15所述的方法，包括:在從所述體硅去除所述ST之后，向所述ST的所述底表面添加所述接合焊盤。
20.根據權利要求15-19中的任意一項所述的方法，包括:在所述ST上設置第二1C、以及將所述第二 IC的底表面的接合焊盤中的至少一部分與所述ST的所述頂表面的接合焊盤接合，其中利用與形成所述第一 IC所使用的IC制造工藝不同的IC制造工藝來形成所述第二1C。
21.根據權利要求15所述的方法，包括:在所述第一IC的頂上設置第二 1C、以及將所述第二 IC的底表面的接合焊盤中的至少一部分與所述第一 IC的頂表面的接合焊盤接合，其中利用與形成所述第一 IC所使用的IC制造工藝不同的IC制造工藝來形成所述第二 1C。
22.—種電子系統,包括: 在底表面上具有接合焊盤的至少第一 1C，其中所述接合焊盤具有第一焊盤間距； 晶片制造的空間轉變器(ST)，包括: 具有接合焊盤的頂表面，其中所述接合焊盤具有所述第一焊盤間距，并且其中所述第一 IC的接合焊盤中的至少一部分與所述頂表面的接合焊盤接合； 具有接合焊盤的底表面，其中所述接合焊盤具有第二焊盤間距； 在所述頂表面與所述底表面之間的至少一個電介質層；以及 在所述電介質層中的導電性互連，其被配置為提供在所述頂表面的接合焊盤與所述底表面的接合焊盤之間的電連續性；以及 PCB，其中所述PCB包括接合焊盤，其中所述ST的所述底表面的接合焊盤中的至少一部分與所述PCB的接合焊盤電連通。
23.根據權利要求22所述的電子系統，其中所述PCB的接合焊盤具有所述第二焊盤間距，并且其中所述ST的所述底表面的接合焊盤中的至少一部分與所述PCB的接合焊盤接八口 ο
24.根據權利要求22和23中的任意一項所述的電子系統，包括: 設置于所述ST的頂表面上的第二 IC ； 具有第一表面和第二表面的封裝襯底，其中所述第一表面包括具有所述第二焊盤間距的接合焊盤，并且 其中所述ST設置于所述封裝襯底的所述第一表面上，并且所述封裝襯底的所述第二表面包括與所述PCB接合的接合焊盤。
25.根據權利要求24所述的電子系統，其中所述第一IC包括處理器核，并且所述第二IC是存儲器1C。
【文檔編號】H01L23/538GK104253111SQ201410293670
【公開日】2014年12月31日 申請日期:2014年6月26日 優先權日:2013年6月27日
【發明者】D·馬利克, R·L·贊克曼, S·沙蘭 申請人:英特爾公司