碳化硅金屬氧化物半導體場效應晶體管的制作方法
【專利摘要】本發明公開了一種碳化硅金屬氧化物半導體場效應晶體管，包括：源極(1)、柵極(2)、柵氧化層(3)、N+源區(4)、P+接觸區(5)、P阱(6)、N-外延層(7)、緩沖層(8)、N+襯底(9)、漏極(10)、隔離介質(11)和額外N型注入的JFET子區域(12)。本發明提出的碳化硅金屬氧化物半導體場效應晶體管，通過部分額外N型注入器件的JFET區域，降低JFET區域電阻，同時滿足溝道不被耗盡，尤其可應用于短溝道碳化硅MOSFET器件中。利用本發明制備的SiC金屬氧化物半導體場效應晶體管器件，可用于功率開關電源電路，DC/DC、AC/DC、DC/AC變換器等。
【專利說明】碳化硅金屬氧化物半導體場效應晶體管
【技術領域】
[0001]本發明涉及一種碳化硅金屬氧化物半導體場效應晶體管(SiC M0SFET)，尤其涉及一種引入部分區域摻雜的JFET區的碳化硅金屬氧化物半導體場效應晶體管。
【背景技術】
[0002]碳化硅材料具有優良的物理和電學特性，SiC MOSFET器件則具有開關速度快、導通電阻小等優勢，且在較小的外延層厚度可以實現較高的擊穿電壓水平，減小功率開關模塊的體積，降低能耗，在功率開關、轉換器等應用領域中優勢明顯。
[0003]在SiC MOSFET器件設計應用中，JFET區域額外N型注入(對N型MOSFET器件)可以降低JFET區域電阻，進而降低器件導通電阻；通過引入自對準工藝，有效降低溝道長度，進而降低溝道電阻，提高器件開關速率；但上述兩種優化方法同時使用時，由于較高摻雜的N型JFET區域與其相鄰的P阱區域形成更寬的耗盡區，極易耗盡溝道區，從而導致短溝道器件的失效。
【發明內容】
[0004](一 )要解決的技術問題
[0005]有鑒于此，本發明的主要目的在于針對上述碳化硅MOSFET器件設計中額外摻雜JFET區與短溝道設計相矛盾的問題，提出了一種碳化硅金屬氧化物半導體場效應晶體管，采用部分注入JFET區域的方式，有效兼顧額外注入JFET區域和短溝道設計的優勢，提高碳化硅金屬氧化物半導體場效應晶體管的導通特性。
[0006]( 二 )技術方案
[0007]為達到上述目的，本發明提供了一種碳化硅金屬氧化物半導體場效應晶體管，包括源極1、柵極2、柵氧化層3、N+源區4、P+接觸區5、P阱6、N_外延層7、緩沖層8、襯底9、漏極10、隔離介質11和額外N型注入的JFET子區域12，其中:漏極10是采用Ni或Ni/Al金屬淀積的方式形成于襯底9的背面；緩沖層8是采用化學氣相沉積的方式形成于襯底9的正面；N_外延層7是采用化學氣相沉積的方式形成于緩沖層8之上；額外N型注入的JFET子區域12是采用離子注入工藝形成于N_外延層7的JFET區域中心位置的額外注入的N+注入區域，其距離JFET區域的邊界有一定距離；P阱6是采用高溫離子注入工藝在K外延層7內的額外N型注入的JFET子區域12兩側注入形成的P型區域；N+源區4是采用離子注入工藝在P阱6內靠近額外N型注入的JFET子區域12處注入形成的N+注入區；P+接觸區5是采用高溫離子注入工藝在P阱6內遠離額外N型注入的JFET子區域12方向且緊鄰N+源區4處注入形成的P+注入區；柵氧化層3是采用LPECVD淀積或者熱氧化工藝形成于靠近JFET區域的部分N+源區4以及全部的JFET區域12的上方；柵極2是采用PECVD工藝形成于柵氧化層3之上，且其覆蓋區域小于柵氧化層3 ;源極I是采用金屬蒸發工藝形成于全部區域的P+接觸區5和部分區域的N+源區4之上；隔離介質11采用PECVD工藝形成于源極I與柵極2之間的介質層。
[0008]上述方案中，所述襯底9是濃度為lel9cm_3?le20cm_3的N+襯底。
[0009]上述方案中，所述漏極10在800°C?1000°C下退火3?5分鐘，形成歐姆接觸。
[0010]上述方案中，所述緩沖層8的厚度在1nm到10nm之間。
[0011]上述方案中，所述N—外延層7在生長過程中原位摻雜，N—外延層7厚度為10到100 μ m之間。
[0012]上述方案中，所述額外N型注入的JFET子區域12的注入濃度高于N-外延層7濃度I?2個數量級；所述額外N型注入的JFET子區域12的寬度小于JFET區域，占原寬度的50%?80% ;所述額外N型注入的JFET子區域12的注入深度等于或大于JFET區域注入深度，若大于JFET區域注入深度，超出幅度在原深度20%以內。
[0013]上述方案中，所述P阱6通過高溫激活退火工藝實現載流子的激活，其注入深度在0.7到1.0 μ m之間，摻雜濃度為I X 1017cm_3水平。
[0014]上述方案中，所述N+源區4通過高溫活退火工藝實現載流子的激活，其注入深度在0.3到0.4μπι之間，摻雜濃度是lel9cm_3?2el9cm_3水平。
[0015]上述方案中，所述P+接觸區5通過高溫活退火工藝實現載流子的激活，其注入深度在0.3到0.4μπι之間，摻雜濃度是lel9cm_3?2el9cm_3水平。
[0016]上述方案中，所述柵氧化層3采用S12、Al2O3或Hf2O3氧化物介質，是通過氮化處理提升氧化層界面質量，其厚度為50到lOOnm。
[0017]上述方案中，所述柵極2的覆蓋區域小于柵氧化層3，通過離子注入及推進退火工藝提升其導電性。
[0018]上述方案中，所述源極I采取Ni或Ni/Al金屬淀積形式得到，并在800°C?1000°C下退火3?5分鐘。
[0019]上述方案中，所述隔離介質11采用S12材料，厚度為I?2μπι。
[0020](三)有益效果
[0021]本發明的有益效果是:
[0022]1、本發明提出的碳化硅金屬氧化物半導體場效應晶體管，通過對部分JFET區域進行額外的N+離子注入，形成額外N型注入的JFET子區域，降低JFET區域電阻，同時滿足溝道不被耗盡，尤其可應用于短溝道碳化硅MOSFET器件中。
[0023]2、本發明提出的碳化硅金屬氧化物半導體場效應晶體管，通過對部分JFET區域進行額外的N+離子注入，形成額外N型注入的JFET子區域，利用靠近JFET區域中心的額外注入區域的高濃度摻雜水平，有效降低JFET區域中額外注入區域的電阻，進而降低器件導通電阻；
[0024]3、本發明提出的碳化硅金屬氧化物半導體場效應晶體管，通過對部分JFET區域進行額外的N+離子注入，形成額外N型注入的JFET子區域，保證在JFET區靠近溝道部分的相對降低的摻雜水平，保證溝道區域不被耗盡，從而有效保護了溝道區域，尤其在短溝道器件中具有應用優勢。
[0025]4、利用本發明制備的SiC金屬氧化物半導體場效應晶體管器件，可用于功率開關電源電路，DC/DC、AC/DC、DC/AC變換器等。
【專利附圖】
【附圖說明】
[0026]圖1為本發明提供的碳化硅金屬氧化物半導體場效應晶體管的結構示意圖。
【具體實施方式】
[0027]為使本發明的目的、技術方案和優點更加清楚明白，以下結合具體實施例，并參照附圖，對本發明進一步詳細說明。
[0028]本發明提出的碳化硅金屬氧化物半導體場效應晶體管，通過對部分JFET區域進行額外的N+離子注入，形成額外N型注入的JFET子區域，降低了 JFET區域的電阻，同時滿足溝道不被耗盡，尤其可應用于短溝道碳化硅MOSFET器件中。本發明是在傳統N型MOSFET器件結構中，JFET區域部分引入額外N型注入摻雜，且額外注入區域處于JFET中心區域，其邊界距離JFET區域的邊界有一定距離。通過本發明制備的SiC金屬氧化物半導體場效應晶體管器件，可用于功率開關電源電路，DC/DC、AC/DC、DC/AC變換器等。
[0029]如圖1所示，圖1為本發明提供的碳化硅金屬氧化物半導體場效應晶體管的結構示意圖，該碳化硅金屬氧化物半導體場效應晶體管包括源極1、柵極2、柵氧化層3、N+源區4、P+接觸區5、P阱6、N_外延層7、緩沖層8、襯底9、漏極10、隔離介質11和額外N型注入的JFET子區域12，其中:
[0030]襯底9是濃度為lel9cnT3?le20cnT3的N+襯底。
[0031]漏極10是采用Ni或Ni/Al金屬淀積的方式形成于襯底9的背面，并在800°C?1000°C下退火3?5分鐘，形成良好歐姆接觸。
[0032]緩沖層8是采用化學氣相沉積的方式形成于襯底9的正面，其厚度在1nm到10nm之間。
[0033]N-外延層7是采用化學氣相沉積的方式形成于緩沖層8之上，并在生長過程中原位摻雜，N_外延層7厚度為10到10ym之間，具體厚度及摻雜水平依據器件具體耐壓設計指標而定。
[0034]額外N型注入的JFET子區域12是采用離子注入工藝形成于Ν_外延層7的JFET區域中心位置的額外注入的N+注入區域，其距離JFET區域的邊界有一定距離。對部分JFET區域采用高溫400?500°C離子注入方式得到部分區域額外注入，此步驟在元胞區N+注入之后，注入濃度高于N_外延層7濃度I?2個數量級，特別的，例如，對lel6cm_3的N_外延層，額外N型注入的JFET子區域濃度可以為lel7Cnr3。額外N型注入的JFET子區域的寬度可由器件仿真計算得到，旨在溝道區域不被耗盡情況下，使額外N型注入的JFET子區域取相對較大的寬度值。額外N型注入的JFET子區域12的寬度小于JFET區域，占原寬度的50%?80% ;額外N型注入的JFET子區域12的注入深度等于或大于JFET區域注入深度，若大于JFET區域注入深度，超出幅度在原深度20 %以內。
[0035]P阱6是采用高溫離子注入工藝在N_外延層7內的額外N型注入的JFET子區域12兩側注入形成的P型區域，并通過高溫激活退火工藝實現載流子的激活，其注入濃度及注入深度依據具體器件耐壓設計指標而定，注入深度一般在0.7到1.0 μ m之間，摻雜濃度一般約為I X 117CnT3水平。
[0036]N+源區4是采用離子注入工藝在P阱6內靠近額外N型注入的JFET子區域12處注入形成的N+注入區，并通過高溫活退火工藝實現載流子的激活，其注入濃度及注入深度依據具體器件耐壓設計指標而定，注入深度一般在0.3到0.4 μ m之間，摻雜濃度一般是Iel9cm_3 ?2el9cm_3 水平。
[0037]P+接觸區5是采用高溫離子注入工藝在P阱6內遠離額外N型注入的JFET子區域12方向且緊鄰N+源區4處注入形成的P+注入區，并通過高溫活退火工藝實現載流子的激活，其注入濃度及注入深度依據具體器件耐壓設計指標而定，注入深度一般在0.3到0.4μηι之間,摻雜濃度一般是lel9cnT3?2el9cnT3水平。
[0038]柵氧化層3是采用LPECVD淀積或者熱氧化工藝形成于靠近JFET區域的部分N+源區4以及全部的JFET區域12的上方，并通過氮化處理提升氧化層界面質量，其厚度一般為50到10nm ;柵氧化層3可以采用Si02、Al2O3或Hf2O3氧化物介質。
[0039]柵極2是采用PECVD工藝形成于柵氧化層3之上，且其覆蓋區域小于柵氧化層3，通過離子注入及推進退火工藝提升其導電性。
[0040]源極I是采用金屬蒸發工藝形成于全部區域的P+接觸區5和部分區域的N+源區4之上，并通過高溫歐姆接觸退火工藝實現其良好的歐姆接觸效果；源極采取Ni或Ni/Al金屬淀積形式得到，并在800°C?1000°C下退火3?5分鐘，得到良好歐姆接觸。
[0041]隔離介質11采用PECVD工藝形成于源極I與柵極2之間的介質層，一般采用S12材料，厚度為I?2μπι。
[0042]本發明是在傳統MOSFET器件結構中，在部分JFET區域引入額外同類型注入摻雜，且額外注入區域處于JFET中心區域，其邊界距離JFET區域邊界有一定距離；引入額外注入后的JFET子區域注入濃度高于原JFET區域，一般高出范圍為1-2個數量級；引入額外注入的JJFET子區域寬度小于原JFET區域，一般占據原寬度的50%?80%，具體視工藝條件所定。引入額外注入的JFET子區域深度等于或略大于原JFET區域深度，若大于原深度，超出幅度在原寬度20%以內。
[0043]本發明提出的碳化硅金屬氧化物半導體場效應晶體管器件，通過部分額外N型注入器件的JFET區域，降低JFET區域電阻，同時滿足溝道不被耗盡，尤其可應用于短溝道碳化硅MOSFET器件中。
[0044]以上所述的具體實施例，對本發明的目的、技術方案和有益效果進行了進一步詳細說明，所應理解的是，以上所述僅為本發明的具體實施例而已，并不用于限制本發明，凡在本發明的精神和原則之內，所做的任何修改、等同替換、改進等，均應包含在本發明的保護范圍之內。
【權利要求】
1.一種碳化硅金屬氧化物半導體場效應晶體管，其特征在于，包括源極(I)、柵極(2)、柵氧化層(3)、N+源區(4)、P+接觸區(5)、P阱(6)、N_外延層(7)、緩沖層(8)、襯底(9)、漏極(10)、隔離介質(11)和額外N型注入的JFET子區域(12)，其中: 漏極(10)是采用Ni或Ni/Al金屬淀積的方式形成于襯底(9)的背面； 緩沖層(8)是采用化學氣相沉積的方式形成于襯底(9)的正面； N—外延層(7)是采用化學氣相沉積的方式形成于緩沖層(8)之上； 額外N型注入的JFET子區域(12)是采用離子注入工藝形成于N_外延層(7)的JFET區域中心位置的額外注入的N+注入區域，其距離JFET區域的邊界有一定距離； P阱(6)是采用高溫離子注入工藝在N_外延層(7)內的額外N型注入的JFET子區域(12)兩側注入形成的P型區域； N+源區(4)是采用離子注入工藝在P阱(6)內靠近額外N型注入的JFET子區域(12)處注入形成的N+注入區； P+接觸區(5)是采用高溫離子注入工藝在P阱(6)內遠離額外N型注入的JFET子區域(12)方向且緊鄰N+源區(4)處注入形成的P+注入區； 柵氧化層(3)是采用LPECVD淀積或者熱氧化工藝形成于靠近JFET區域的部分N+源區⑷以及全部的JFET區域(12)的上方； 柵極(2)是采用PECVD工藝形成于柵氧化層(3)之上，且其覆蓋區域小于柵氧化層(3)； 源極(I)是采用金屬蒸發工藝形成于全部區域的P+接觸區(5)和部分區域的N+源區(4)之上； 隔離介質(11)采用PECVD工藝形成于源極(I)與柵極(2)之間的介質層。
2.根據權利要求1所述的碳化硅金屬氧化物半導體場效應晶體管，其特征在于，所述襯底(9)是濃度為lel9cm_3?le20cm_3的N+襯底。
3.根據權利要求1所述的碳化硅金屬氧化物半導體場效應晶體管，其特征在于，所述漏極(10)在800°C?KKKTC下退火3?5分鐘，形成歐姆接觸。
4.根據權利要求1所述的碳化硅金屬氧化物半導體場效應晶體管，其特征在于，所述緩沖層(8)的厚度在1nm到10nm之間。
5.根據權利要求1所述的碳化硅金屬氧化物半導體場效應晶體管，其特征在于，所述N_外延層(7)在生長過程中原位摻雜，N_外延層(7)厚度為10到10ym之間。
6.根據權利要求1所述的碳化硅金屬氧化物半導體場效應晶體管，其特征在于， 所述額外N型注入的JFET子區域(12)的注入濃度高于N-外延層(7)濃度I?2個數量級； 所述額外N型注入的JFET子區域(12)的寬度小于JFET區域，占原寬度的50%?80% ； 所述額外N型注入的JFET子區域(12)的注入深度等于或大于JFET區域注入深度，若大于JFET區域注入深度，超出幅度在原深度20%以內。
7.根據權利要求1所述的碳化硅金屬氧化物半導體場效應晶體管，其特征在于，所述P阱(6)通過高溫激活退火工藝實現載流子的激活，其注入深度在0.7到LOym之間，摻雜濃度為I X 117CnT3水平。
8.根據權利要求1所述的碳化硅金屬氧化物半導體場效應晶體管，其特征在于，所述N+源區(4)通過高溫活退火工藝實現載流子的激活，其注入深度在0.3到0.4μπι之間，摻雜濃度是lel9cnT3?2el9cnT3水平。
9.根據權利要求1所述的碳化硅金屬氧化物半導體場效應晶體管，其特征在于，所述P+接觸區(5)通過高溫活退火工藝實現載流子的激活，其注入深度在0.3到0.4μπι之間，摻雜濃度是lel9cnT3?2el9cnT3水平。
10.根據權利要求1所述的碳化硅金屬氧化物半導體場效應晶體管，其特征在于，所述柵氧化層(3)采用Si02、Al2O3或Hf2O3氧化物介質，是通過氮化處理提升氧化層界面質量，其厚度為50到lOOnm。
11.根據權利要求1所述的碳化硅金屬氧化物半導體場效應晶體管，其特征在于，所述柵極(2)的覆蓋區域小于柵氧化層(3)，通過離子注入及推進退火工藝提升其導電性。
12.根據權利要求1所述的碳化硅金屬氧化物半導體場效應晶體管，其特征在于，所述源極(I)采取Ni或Ni/Al金屬淀積形式得到，并在800°C?1000°C下退火3?5分鐘。
13.根據權利要求1所述的碳化硅金屬氧化物半導體場效應晶體管，其特征在于，所述隔離介質(11)采用S12材料，厚度為I?2μπι。
【文檔編號】H01L21/336GK104409501SQ201410643283
【公開日】2015年3月11日 申請日期:2014年11月10日 優先權日:2014年11月10日
【發明者】霍瑞彬, 申華軍, 白云, 湯益丹, 劉新宇 申請人:中國科學院微電子研究所