封裝結構及其制造方法與流程

本發明涉及集成電路制造領域，特別涉及一種封裝結構及其制造方法。

背景技術：

集成電路的封裝結構通常包括球形凸塊(Bump)，該球形凸塊(Bump)作為基底上的接觸點與另一基底(如芯片、封裝基板或印刷電路板等)上的接觸點實現電性連接。有些情況下，芯片與基底之間的間隙比較大，因此需要增加Bump的高度來抵消芯片與基底之間的間隙。目前，業界通常會在Bump的下面設置凸點底部金屬層(under bump metallization，簡稱UBM)以增加Bump的高度。

請參考圖1k，其為現有技術的封裝結構的結構示意圖。如圖1k所示，現有的封裝結構10包括：基底110；形成于所述基底110上的再分布層(RDL)120、凸點底部金屬層(UBM)和球形凸塊(Bump)140，所述凸點底部金屬層(UBM)包括導電柱體130以及由第三金屬子層115和第四金屬子層116構成的導電柱基，所述球形凸塊(Bump)140通過所述凸點底部金屬層(UBM)與所述再分布層(RDL)120電性連接。其中，所述基底110通常為一芯片，所述凸點底部金屬層(UBM)能夠增加所述球形凸塊(Bump)140的高度，從而填補所述球形凸塊(Bump)140與另一基底的空隙，所述另一基底可為芯片、封裝基板或印刷電路板等等。

請結合參考圖1a至圖1k，其為現有技術的封裝結構的制造過程的結構示意圖。如圖1a至圖1k所示，現有的封裝結構的制造方法包括如下步驟：

步驟一：如圖1a所示，提供基底110；

步驟二：如圖1b所示，通過第一次濺射工藝在所述基底110上形成第一金屬層，所述第一金屬層包括第一金屬子層111和第二金屬子層112，所述第一金屬子層111位于所述基底110與所述第二金屬子層112之間；

步驟三：如圖1c所示，在所述第二金屬子層112上涂布第一光阻層113并進行曝光以在所述第一光阻層113中形成第一開口，所述第一開口的底部暴露出所述第二金屬子層112；

步驟四：如圖1d所示，在所述第一光阻層113的第一開口內進行第一次電鍍以形成再分布層(RDL)120；

步驟五：如圖1e所示，去除所述第一光阻層113，并對所述第一金屬子層111和第二金屬子層112進行刻蝕以暴露出部分基底110；

步驟六：如圖1f所示，在所述再分布層(RDL)120上形成圖形化的介電層114；

步驟七：如圖1g所示，通過第二次濺射工藝在所述再分布層(RDL)120和介電層114上形成第二金屬層，所述第二金屬層包括第三金屬子層115和第四金屬子層116，所述第三金屬子層115位于所述再分布層(RDL)120與第四金屬子層116之間或所述介電層114與第四金屬子層116之間；

步驟八：如圖1h所示，在所述第四金屬子層116上涂布第二光阻層117并進行曝光以在所述第二圖形化光阻層117中形成第二開口，所述第二開口的底部暴露出所述第四金屬子層116；

步驟九：如圖1i所示，在所述第二光阻層117的第二開口內進行第二次電鍍以形成所述導電柱體130；

步驟十：如圖1j所示，去除所述第二光阻層117，并對所述第三金屬子層115和第四金屬子層116進行刻蝕以暴露出所述介電層114；

步驟十一：如圖1k所示，在所述凸點底部金屬層(UBM)上形成球形凸塊(Bump)140。

在現有的制造工藝中，一般先進行RDL工藝再進行UBM工藝。如上所述，在進行UBM工藝之前，先進行第一次濺射以形成再分布層(RDL)120的基材，接著進行第一次電鍍以形成所述再分布層(RDL)120。在完成RDL工藝之后，進行第二次濺射以形成所述凸點底部金屬層(UBM)的導電柱基，之后進行第二次電鍍以形成所述凸點底部金屬層(UBM)的導電柱體130。最后，在所述凸點底部金屬層(UBM)上形成球形凸塊(Bump)140。其中，所述凸點底部金屬層(UBM)的導電柱體130通常由銅(Cu)制成，由銅(Cu)制成的導電 柱體130一般稱為銅柱(Cu Pillar)。

雖然凸點底部金屬層(UBM)能夠增加所述球形凸塊(Bump)140的高度，但是制作凸點底部金屬層(UBM)需要額外增加濺射工藝、光刻和刻蝕工藝。如上所述，制作現有的封裝結構需要進行兩次濺射、兩次電鍍、兩次光刻和刻蝕，即濺射---光阻涂布---曝光---電鍍---光阻剝離---刻蝕---濺射---光阻涂布---曝光---電鍍---光阻剝離---刻蝕。可見，現有的封裝結構的制造方法工藝復雜、不但影響產能和良率而且所費材料也很多，制造成本高。

技術實現要素：

本發明的目的在于提供一種封裝結構及其制造方法，以解決現有技術中制作封裝結構的工藝步驟繁多，造成制造成本高，同時影響產能和良率的問題。

為解決上述技術問題，本發明提供一種封裝結構的制造方法，所述封裝結構的制造方法包括：

提供一基底；

在所述基底上形成金屬層；

在所述金屬層上形成圖形化的導電層，所述導電層具有一凸起部；

對所述導電層未覆蓋的金屬層進行刻蝕以暴露出部分基底；

在所述導電層和暴露出的基底上形成圖形化的介電層，所述介電層未覆蓋所述導電層的凸起部；以及

在所述凸起部上形成球形凸塊。

可選的，在所述的封裝結構的制造方法中，所述基底具有一導電接觸窗，所述金屬層覆蓋在所述導電接觸窗的上面。

可選的，在所述的封裝結構的制造方法中，所述金屬層包括第一金屬子層和第二金屬子層，在所述基底上形成金屬層的過程包括：

在所述基底上形成第一金屬子層；

在所述第一金屬子層上形成第二金屬子層；

其中，所述第一金屬子層和第二金屬子層在同一個濺射工藝中形成。

可選的，在所述的封裝結構的制造方法中，所述導電層包括第一導電子層和第二導電子層，在所述金屬層上形成導電層的過程包括：

在所述金屬層上涂布光阻層，并進行第一曝光以在所述光阻層中形成第一開口，所述第一開口的底部暴露出所述金屬層；

在所述光阻層的第一開口內進行第一次電鍍以形成第一導電子層；

對所述光阻層并進行第二曝光以在所述光阻層中形成第二開口，所述第二開口的底部暴露出所述金屬層且與所述第一開口合為一體；

在所述光阻層的第一開口和第二開口內進行第二次電鍍以形成第二導電子層，所述第一導電子層與第二導電子層合為一體形成導電層；以及

去除所述光阻層。

可選的，在所述的封裝結構的制造方法中，所述第一導電子層的厚度范圍在20微米至40微米之間，所述第二導電子層的厚度范圍在5微米至20微米之間。

本發明還提供一種封裝結構，所述封裝結構包括：基底；形成于所述基底上的金屬層；形成于所述金屬層上的導電層，所述導電層具有一凸起部；形成于所述凸起部上的球形凸塊；以及形成于所述導電層和基底上的介電層。

可選的，在所述的封裝結構中，所述基底具有一導電接觸窗，所述球形凸塊通過所述導電層和金屬層與所述導電接觸窗實現電性連接。

可選的，在所述的封裝結構中，所述金屬層包括在同一個濺射工藝中形成的第一金屬子層和第二金屬子層，所述第一金屬子層位于所述基底與第二金屬層之間。

可選的，在所述的封裝結構中，所述導電層包括第一導電子層和第二導電子層，所述第一導電子層位于所述金屬層與第二導電子層之間。

可選的，在所述的封裝結構中，所述第一導電子層的厚度范圍在20微米至40微米之間，所述第二導電子層的厚度范圍在5微米至20微米之間。

在本發明提供的封裝結構及其制造方法中，采用兩次曝光技術，在一次光刻工藝中同時形成凸點底部金屬層(UBM)和再分布層(RDL)，從而簡化了工藝步驟，降低了制造成本，提升了產品良率和產能。

附圖說明

圖1a至圖1j是現有技術的封裝結構的制造過程的結構示意圖；

圖2a至圖2i是本發明實施例的封裝結構的制造過程的結構示意圖。

具體實施方式

以下結合附圖和具體實施例對本發明提出的封裝結構及其制造方法作進一步詳細說明。根據下面說明和權利要求書，本發明的優點和特征將更清楚。需說明的是，附圖均采用非常簡化的形式且均使用非精準的比例，僅用以方便、明晰地輔助說明本發明實施例的目的。

請參考圖2i，其為本發明實施例的封裝結構的結構示意圖。如圖2i所示，所述封裝結構的制造方法包括如下步驟：

提供一基底210；

在所述基底210上形成金屬層220；

在所述金屬層220上形成圖形化的導電層230，所述導電層230具有一凸起部；

對所述導電層230未覆蓋的金屬層220進行刻蝕以暴露出部分基底210；

在所述導電層230和暴露出的基底210上形成圖形化的介電層214，所述介電層214未覆蓋所述導電層230的凸起部；以及

在所述凸起部上形成球形凸塊240。

下面結合圖2a至圖2i，更詳細的說明本發明實施例的封裝結構的制造過程。

首先，如圖2a所示，提供一基底210，所述基底210具有一導電接觸窗210a。

接著，如圖2b所示，通過一次濺射工藝在所述基底210上依次形成第一金屬子層221和第二金屬子層222，所述第一金屬子層221和第二金屬子層222組成金屬層220，所述金屬層220覆蓋在所述導電接觸窗210a的上面。

然后，在所述金屬層220上形成圖形化的導電層230，形成導電層230的具體過程包括以下步驟：

步驟一：如圖2c所示，在所述金屬層220上涂布光阻層213并進行第一曝光以在所述光阻層213中形成第一開口213a，所述第一開口213a的底部暴露出所述金屬層220；

步驟二：如圖2d所示，在所述光阻層213的第一開口213a內進行第一次電鍍以形成第一導電子層231；

步驟三：如圖2e所示，對所述光阻層213并進行第二曝光以在所述光阻層213中形成第二開口213b，所述第二開口213b的底部暴露出所述金屬層220且與所述第一開口213a合為一體；

步驟四：如圖2f所示，在所述光阻層213的第一開口213a和第二開口213b內進行第二次電鍍以形成第二導電子層232，所述第一導電子層231與第二導電子層232合為一體形成導電層230；

步驟五：如圖2g所示，去除所述光阻層213。

在本實施例中，利用兩次曝光技術形成了具有凸起部的導電層230，所述導電層230包括位于第一開口213a內的凸點底部金屬層(UBM)和第二開口213b內的再分布層(RDL)，所述凸點底部金屬層(UBM)的厚度等于所述第一導電子層231和第二導電子層232的厚度之和，所述再分布層(RDL)的厚度等于所述第二導電子層232的厚度。

本實施例中，所述光阻層213的材料采用正性光阻(例如AZ4620)。正性光阻在曝到光的地方會被顯影液洗掉，而沒有曝到光的部分會保留下來。

形成所述導電層230之后，對所述導電層230未覆蓋的金屬層220進行刻蝕以暴露出部分基底210。請繼續參考圖2g，進行刻蝕時所述光阻層213已經被去除，未被所述導電層230覆蓋的部分金屬層220，包括第一金屬子層221和第二金屬子層222均被完全刻蝕掉了，暴露出下面的基底210。

此后，如圖2h所示，在所述導電層230和暴露出的基底210上形成圖形化的介電層214，所述介電層214未覆蓋所述導電層230的凸起部。本實施例中。所述介電層214采用的材料為聚苯并噁唑(英文全稱為Polybenzoxazol，簡稱PBO)

最后，如圖2i所示，在所述導電層230的凸起部上形成球形凸塊240。

所述導電層230，包括第一導電子層231與第二導電子層232均可采用任何適當的導電材料，包括Cu、Ni、Pt、Al或其任意組合，且通過任何適當的技術而形成，例如PVD、CVD、電化學沉積(electrochemical deposition，簡稱ECD)、分子束外延(molecular beam epitaxy，簡稱MBE)、原子層沉積(atomic layer deposition，簡稱ALD)、電鍍(electroplating)等等。本實施例中，所述第一導電子層231與第二導電子層232采用相同的材料，均由銅(Cu)制成。

優選的，所述第一導電子層231的厚度范圍在20微米(μm)至40微米(μm)之間，進一步的，所述第一導電子層231的厚度范圍在30微米(μm)至35微米(μm)之間，例如所述第一導電子層231的厚度為32微米(μm)、33微米(μm)或34微米(μm)。

優選的，所述第二導電子層232的厚度范圍在5微米(μm)至20微米(μm)之間，進一步的，所述第二導電子層232的厚度范圍在10微米(μm)至15微米(μm)之間，例如所述第二導電子層232的厚度為11微米(μm)、12微米(μm)或13微米(μm)。

所述金屬層220，包括第一金屬子層221和第二金屬子層222均可由任何適當的金屬材料所構成，包括Cu、Ni、Pt、Al或其任意組合，且通過任何適當的技術而形成，例如PVD、CVD、電化學沉積(electrochemical deposition，簡稱ECD)、分子束外延(molecular beam epitaxy，簡稱MBE)、原子層沉積(atomic layer deposition，簡稱ALD)、電鍍(electroplating)等等。本實施例中，所述第一金屬子層221由鈦(Ti)制成，所述第二金屬子層222由銅(Cu)制成。

在本實施例提供的封裝結構的制造方法中，先進行UBM工藝再進行RDL工藝，制造過程包括一次濺射、一次光阻涂布、兩次曝光、兩次電鍍、一次光阻剝離和一次刻蝕，即濺射---光阻涂布---第一次曝光---電鍍---第二次曝光---電鍍---光阻剝離---刻蝕。而傳統的封裝結構的制造方法是先進行RDL工藝再進行UBM工藝，制造過程包括兩次濺射、兩次光阻涂布、兩次曝光、兩次電鍍、兩次光阻剝離和兩次刻蝕，即第一次濺射---第一次光阻涂布---第一次曝光---第一次電鍍---第一次光阻剝離---第一次刻蝕---第二次濺射---第二次光阻涂布---第二次電鍍---第二次光阻剝離---第二次刻蝕。

由此可見，采用所述封裝結構的制造方法可以減少一次濺射、一次光阻涂布、一次光阻剝離和一次刻蝕，不但能夠簡化工藝步驟、降低工藝難度，從而提高產能和良率，而且能夠節省光阻的使用量、降低制造成本。

相應的，本發明實施例還提供了一種封裝結構20。請參考圖2i，其為本發明實施例的封裝結構的結構示意圖。如圖2i所示，所述封裝結構20包括：基底210；形成于所述基底210上的金屬層220；形成于所述金屬層220上的導電層230，所述導電層230具有一凸起部；形成于所述凸起部上的球形凸塊240；以 及形成于所述導電層230和所述基底210上的介電層214。

具體的，所述基底210具有一導電接觸窗210a，所述導電接觸窗210a用于與外部電性連接。所述基底210上形成有金屬層220，所述金屬層220的上面形成有導電層230，所述導電層230具有一凸起部，所述凸起部的上面形成有一球形凸塊240，所述球形凸塊240通過所述導電層230、金屬層220而與所述導電接觸窗210a電性連接。在所述封裝結構20中，所述球形凸塊240作為接觸點，可與外部器件，例如芯片、封裝基板或印刷電路板等等實現電性連接。

所述導電層230和所述基底210上形成有圖形化的介電層214，未被所述導電層230覆蓋的基底210以及所述導電層230中除了凸起部的位置均被所述介電層214覆蓋。

本實施例中，所述金屬層220包括第一金屬子層221和第二金屬子層222，所述第一金屬子層221覆蓋在所述導電接觸窗210a上，所述第二金屬子層222覆蓋在所述第一金屬子層221上。

本實施例中，所述導電層230包括第一導電子層231和第二導電子層232，第一導電子層231位于所述第二金屬子層222和第二導電子層232之間。

優選的，所述第一導電子層231和第二導電子層232的厚度范圍均在2微米至20微米之間。

綜上，在本發明實施例提供的封裝結構及其制造方法中，采用兩次曝光技術，在一次光刻工藝中同時形成凸點底部金屬層(UBM)和再分布層(RDL)，從而簡化了工藝步驟，降低了制造成本，提升了產品良率和產能。

上述描述僅是對本發明較佳實施例的描述，并非對本發明范圍的任何限定，本發明領域的普通技術人員根據上述揭示內容做的任何變更、修飾，均屬于權利要求書的保護范圍。