電子封裝件及其制法的制作方法

本發明涉及一種電子封裝件，尤指一種具輕薄短小化的電子封裝件及其制法。

背景技術：

由于電子產業的蓬勃發展，大部份的電子產品均朝向小型化及高速化的目標發展，尤其是通訊產業的發展已普遍運用整合于各類電子產品，例如移動電話(Cell phone)、膝上型電腦(laptop)等。

目前，因電子產品的微小化以及高運作速度需求的增加，而為了提高單一半導體封裝件的性能與容量以符合電子產品微型化的需求，故半導體封裝件采多芯片模組化(Multichip Module)乃成一趨勢，以藉此將兩個或兩個以上的芯片組合在單一封裝件中，以縮減電子產品整體電路結構體積，并提升電性功能。

如圖1所示，現有半導體封裝件1包括一基板10、設于該基板10上的多個半導體芯片11與被動元件12、及包覆所述半導體芯片11與被動元件12的封裝膠體(圖略)。

然而，現有半導體封裝件1中，該基板10的表面需同時容納許多半導體芯片11及許多被動元件12，造成該基板10的表面積加大，進而迫使該半導體封裝件1的體積增大，亦不符合半導體封裝件輕薄短小的發展潮流。

因此，如何克服上述現有技術的種種問題，實已成目前亟欲解決的課題。

技術實現要素：

鑒于上述現有技術的種種缺失，本發明提供一種電子封裝件及其制法，能符合輕薄短小的需求。

本發明的電子封裝件，包括：基板，其具有相對的第一表面及第 二表面；第一電子元件，其設于該基板的第一表面上；封裝層，其形成于該基板的第一表面上，以包覆該第一電子元件；第二電子元件，其設于該基板的第二表面上；架體，其設于該基板的第二表面上；以及封裝體，其形成于該基板的第二表面上，以包覆該第二電子元件。

本發明還提供一種電子封裝件的制法，包括：提供一具有相對的第一表面及第二表面的基板；設置第一電子元件于該基板的第一表面上，且形成封裝層于該基板的第一表面上，以包覆該第一電子元件；設置第二電子元件于該基板的第二表面上；結合架體于該基板的第二表面上；以及形成封裝體于該基板的第二表面上，以令該封裝體包覆該第二電子元件。

前述的電子封裝件及其制法中，該架體具有開口，使該第二電子元件外露于該開口。

前述的電子封裝件及其制法中，該架體為金屬架或線路板。

前述的電子封裝件及其制法中，該架體藉由多個導電體設于該基板的第二表面上。

前述的電子封裝件及其制法中，該第二電子元件的表面外露于該封裝體的表面。

前述的電子封裝件及其制法中，形成屏蔽層于該封裝體上。

另外，前述的電子封裝件及其制法中，還包括形成多個導電元件于該架體上。

由上可知，本發明的電子封裝件及其制法，主要借助將該第一與第二電子元件分別設于該基板的第一與第二表面上，使該基板的表面積無需加大即可布設所需的電子元件的數量，因而該電子封裝件的體積不會增大，故相較于現有技術，本發明的制法能達到使該電子封裝件輕薄短小的目的。

此外，經由該封裝層與封裝體的雙層結構保護該些電子元件，以避免所述電子元件與外界大氣接觸而受潮，進而避免受到水氣或污染物的侵害。

又，藉由該封裝體與該封裝層的設計，使該電子封裝件的耐撞度提高，且降低碎裂機率，并于高溫高濕的環境下運作時，可增加該電子封裝件的使用壽命。

另外，藉由該屏蔽層保護該些第一與第二電子元件，使該些電子元件免受外界的電磁干擾，因而不會影響整體該電子封裝件的電性效能，故該電子封裝件的電性運作功能得以正常。

附圖說明

圖1為現有電子裝置的立體示意圖；

圖2A至圖2E為本發明的電子封裝件的制法的剖面示意圖；其中，圖2C’為圖2C的局部立體圖，圖2D’及圖2D”為圖2D的其它實施例，圖2E’為圖2E的另一實施例，圖2E”為圖2E’的局部立體圖；

圖3A至圖3E為本發明的電子封裝件的架體的其它實施例的立體示意圖；

圖3A’至圖3D’為本發明的電子封裝件的導電元件的布設平面圖；以及

圖4A至圖4C為本發明的電子封裝件的架體的另一實施例的各種實施例的剖面示意圖。

符號說明

1 半導體封裝件 10,20 基板

11 半導體芯片 12 被動元件

2,2’ 電子封裝件 20a 第一表面

20b 第二表面 20c,22c,25c 側面

200,250’ 介電層 201,251’ 線路層

21 第一電子元件 210 焊線

210’ 焊錫凸塊 22 封裝層

23 導電體 24 第二電子元件

24a,26a,26a’ 表面 240 散熱層

25,25’ 架體 250 開口

251 接點 26 封裝體

260 開孔 27 屏蔽層

28 導電元件 28a 點狀

28b 條狀 40 導電通孔

40’ 電性接觸墊 41 導電盲孔

41’ 線路 42 金屬芯層

S 切割路徑。

具體實施方式

以下藉由特定的具體實施例說明本發明的實施方式，本領域的技術人員可由本說明書所揭示的內容輕易地了解本發明的其他優點及功效。

須知，本說明書附圖所繪示的結構、比例、大小等，均僅用以配合說明書所揭示的內容，以供本領域技術人員的了解與閱讀，并非用以限定本發明可實施的限定條件，故不具技術上的實質意義，任何結構的修飾、比例關系的改變或大小的調整，在不影響本發明所能產生的功效及所能達成的目的下，均應仍落在本發明所揭示的技術內容得能涵蓋的范圍內。同時，本說明書中所引用的如“上”、“第一”、“第二”及“一”等用語，也僅為便于敘述的明了，而非用以限定本發明可實施的范圍，其相對關系的改變或調整，在無實質變更技術內容下，當也視為本發明可實施的范疇。

圖2A至圖2E為本發明的電子封裝件2的制法的剖面示意圖。

如圖2A所示，提供一具有相對的第一表面20a及第二表面20b的基板20，且設置多個第一電子元件21于該基板20的第一表面20a上，再形成一封裝層22于該基板20的第一表面20a上，以包覆這些第一電子元件21。

在本實施例中，該基板20為線路板，例如，其包含至少一介電層200及形成于該介電層200上的線路層201。

此外，該第一電子元件21為主動元件、被動元件或其組合者，其中，該主動元件為例如半導體芯片，而該被動元件為例如電阻、電容及電感。

又，該第一電子元件21電性連接該基板20的線路層201。例如，該第一電子元件21以打線方式(即經由多條焊線210)電性連接該線路層201；或者，該第一電子元件21亦可以覆晶方式(即藉由多個焊錫凸塊210’)電性結合至該線路層201上。

另外，形成該封裝層22的材質為聚酰亞胺(polyimide，簡稱PI)、干膜(dry film)、環氧樹脂(expoxy)或封裝材。

如圖2B所示，形成多個導電體23及設置多個第二電子元件24于該基板20的第二表面20b上。

于本實施例中，該導電體23為焊錫凸塊或如銅柱的導電柱，且該些導電體23電性連接該基板20的線路層201。

此外，該第二電子元件24為主動元件、被動元件或其組合者，其中，該主動元件為例如半導體芯片，而該被動元件為例如電阻、電容及電感。

又，該第二電子元件24電性連接該基板20的線路層201。例如，該第二電子元件24以覆晶方式電性結合至該線路層201上；或者，該第二電子元件24也可以打線方式(圖略)電性連接該線路層201。

如圖2C所示，結合一架體25于該些導電體23上，且該架體25電性連接該些導電體23。

于本實施例中，依封裝產品的需求，該架體25為金屬架或線路板。

此外，該第二電子元件24外露于該架體25。例如，該架體25具有至少一開口250(如圖2C’所示)與多個接點251，使該第二電子元件24外露于該開口250，且該些接點251對應結合該些導電體23。然而，該架體的形狀可依需求制作，如圖3A至圖3E所示，并無特別限制，其中，圖3E所示的雙桿狀架體的方位可相對該基板20呈縱向或橫向。

如圖2D所示，形成一封裝體26于該基板20的第二表面20b上，以包覆該第二電子元件24、該封裝層22與該些導電體23。

于本實施例中，該封裝體26的材質與該封裝層22的材質為相同或不相同，且形成該封裝體26的材質為聚酰亞胺(polyimide，簡稱PI)、干膜(dry film)、環氧樹脂(expoxy)或封裝材。

此外，該封裝體26還形成于該架體25的開口250中，以覆蓋該第二電子元件24。或者，如圖2D’及圖2D”所示，該第二電子元件24的表面24a可外露于該封裝體26的表面26a,26a’，例如，該封裝體26形成有用以外露該第二電子元件24的開孔260(如圖2D’所示)、或該封裝體26的表面26a’齊平該第二電子元件24的表面24a(如圖 2D”所示)。

又，于圖2D”中，當該封裝體26的表面26a’齊平該第二電子元件24的表面24a時，該架體25的表面可選擇性齊平(圖略)或不齊平(如圖2D”所示)該封裝體26的表面26a’。

另外，若該第二電子元件24的表面24a外露于該封裝體26的表面26a,26a’，可于該第二電子元件24的外露表面24a上形成散熱結構，如金屬制的散熱層240(如圖2D’所示)或各種現有散熱片等。

如圖2E所示，形成一屏蔽層27于該封裝體26上，且該屏蔽層27為金屬層，如銅層。

于本實施例中，于形成該屏蔽層27之前，可先沿圖2D所示的切割路徑S進行切單制程，使該屏蔽層27延伸形成至該封裝層22的側面22c、該基板20的側面20c及該架體25的側面25c。

此外，當該電子封裝件2為柵格陣列(land grid array，簡稱LGA)型，如圖2E所示，該架體25是采用金屬架，以作為導腳(lead)。

又，當該電子封裝件2’為球狀陣列(ball grid array，簡稱BGA)型，如圖2E’所示，該架體25’采用線路板，以供電性結合多個導電元件28，例如，該架體25’包含至少一介電層250’及形成于該介電層250’上的線路層251’。具體地，該線路層251’的布設方式為例如，包含導電通孔40與電性接觸墊40’的雙層式(如圖4A所示)、包含導電盲孔41與線路41’的增層式(如圖4B所示)、包含金屬芯層42的增層式(如圖4C所示)，以藉由該線路層251’的布設，使該屏蔽層27有利于接觸該架體25的側面25c的線路層251’，而強化屏蔽的效果。

另外，形成該些導電元件28的制程為例如于形成該屏蔽層27之前，先形成多個導電元件28于該架體25’上，其中，該導電元件28為焊錫凸塊、導針(pin)或如銅柱的導電柱。具體地，該些導電元件28的布設是配合該架體25’的形狀，如圖2E”、圖3A’至圖3D’及圖3E所示，其中，該些導電元件28可為點狀28a、條狀28b或其組合，并無任何限制。

本發明的制法中，通過將該第一電子元件21與第二電子元件24分別設于該基板20的第一表面20a與第二表面20b上，使該基板20 的表面積無需加大即可布設所需的電子元件的數量，因而該電子封裝件2,2’的體積不會增大，故相較于現有技術，本發明的制法能達到使該電子封裝件2,2’輕薄短小的目的。

此外，藉由該封裝層22與封裝體26的雙層結構保護該些第一與第二電子元件21,24，以避免該些第一與第二電子元件21,24與外界大氣接觸而受潮，進而避免受到水氣或污染物的侵害。

又，藉由該封裝體26與該封裝層22的雙層結構，使該電子封裝件2,2’的耐撞度提高，且降低碎裂(Crack)機率，并于高溫高濕的環境下運作時，可增加該電子封裝件2,2’的使用壽命。

另外，藉由該屏蔽層27保護該些第一電子元件21與第二電子元件24，使該些第一電子元件21與第二電子元件24免受外界的電磁干擾(Electromagnetic interference，簡稱EMI)，因而不會影響整體該電子封裝件2,2’的電性效能，故該電子封裝件2,2’的電性運作功能得以正常。

本發明提供一種電子封裝件2,2’，包括：一基板20、多個第一電子元件21、一封裝層22、多個第二電子元件24、一架體25,25’以及封裝體26。

所述的基板20具有相對的第一表面20a及第二表面20b。

所述的第一電子元件21設于該基板20的第一表面20a上。

所述的封裝層22形成于該基板20的第一表面20a上，以包覆該第一電子元件21。

所述的第二電子元件24設于該基板20的第二表面20b上。

所述的導電體23設于該基板20的第二表面20b上。

所述的架體25,25’結合于該基板20的第二表面20b上。

所述的封裝體26形成于該基板20的第二表面20b上，以包覆該第二電子元件24。

于一實施例中，該架體25,25’具有至少一開口250，使該些第二電子元件24外露于該開口250。

于一實施例中，該架體25為金屬架。

于一實施例中，該架體25’為線路板。

于一實施例中，該架體25,25’藉由多個導電體23結合于該基板 20的第二表面20b上。

于一實施例中，該第二電子元件24的表面24a可外露于該封裝體26的表面26a,26a’。

于一實施例中，該電子封裝件2,2’還包括形成于該封裝體26上的一屏蔽層27。

于一實施例中，該電子封裝件2’還包括形成于該架體25’上的多個導電元件28。

綜上所述，本發明的電子封裝件及其制法，藉由將該第一與第二電子元件分別設于該基板的第一與第二表面上，使該基板的表面積無需加大即可布設所需的電子元件的數量，故該電子封裝件的體積不會增大，因而能使該電子封裝件符合輕薄短小的需求。

此外，藉由該封裝層與封裝體的雙層結構保護該些第一與第二電子元件，以避免該些第一與第二電子元件與外界大氣接觸而受潮，進而避免受到水氣或污染物的侵害。

又，藉由該封裝體與該封裝層的設計，使該電子封裝件的耐撞度提高，且降低碎裂機率，并于高溫高濕的環境下運作時，可增加該電子封裝件的使用壽命。

另外，藉由該屏蔽層保護該些第一與第二電子元件，使該些第一與第二電子元件免受外界的電磁干擾，故該電子封裝件的電性運作功能得以正常。

上述實施例僅用以例示性說明本發明的原理及其功效，而非用于限制本發明。任何本領域的技術人員均可在不違背本發明的精神及范疇下，對上述實施例進行修改。因此本發明的權利保護范圍，應如權利要求書所列。