氮化鎵晶體管的制備方法與流程

本發明涉及半導體器件制備技術領域，尤其涉及一種氮化鎵晶體管的制備方法。

背景技術：

隨著高效完備的功率轉換電路和系統需求的日益增加，具有低功耗和高速特性的功率器件越來越被廣泛關注。

氮化鎵gan是第三代寬禁帶半導體材料，其具有大禁帶寬度、高電子飽和速率、高擊穿電場，較高熱導率，耐腐蝕和抗輻射性能，在高壓、高頻、高溫、大功率和抗輻照環境條件下具有較強的優勢，被認為是研究短波光電子器件和高壓高頻率大功率器件的最佳材料。氮化鎵gan基氮化鋁鎵algan/氮化鎵gan高遷移率晶體管是功率器件中的研究熱點，這是因為在氮化鋁鎵algan與氮化鎵gan的異質結處形成高濃度、高遷移率的二維電子氣(two-dimensionalelectrongas，簡稱“2deg”)，同時異質結對2deg具有良好的調節作用。

為了獲得高性能的氮化鎵gan晶體管，導通電阻的改善尤為重要，總的導通電阻中，80％的電阻是非柵區和柵區電阻，20％的電阻是歐姆接觸和間接連接的電阻，然而目前還沒有有效的手段可以減少柵電阻，因此，對氮化鎵gan晶體管的導通電阻進行改善是一個亟需解決的問題。

技術實現要素：

本發明提供一種氮化鎵晶體管的制備方法，用以優化晶體管器件的制作工藝，并可以與cmos工藝線兼容，優化器件結構，可以減小柵極電阻，進而減小氮化鎵晶體管的導通電阻，從而獲得高性能的氮化鎵晶體管，提高氮化鎵半導體器件的可靠性。

本發明提供一種氮化鎵晶體管的制備方法，包括：

在半導體襯底上形成第一介質層；所述半導體襯底自上而下包含氮化鋁鎵層、氮化鎵層、硅襯底層；

在所述第一介質層中形成源極接觸孔和漏極接觸孔；

在所述源極接觸孔和所述漏極接觸孔中形成第二介質層，以使所述第二介質層完全覆蓋所述源極接觸孔和所述漏極接觸孔，形成晶體管的源極和漏極；

采用感應耦合等離子體刻蝕icp對所述第一介質層以及預設厚度的所述氮化鋁鎵層進行刻蝕，形成柵極接觸孔；

在所述柵極接觸孔內依次形成柵介質層、第三介質層，形成晶體管的柵極。

可選的，所述icp的刻蝕條件為：刻蝕氣體為氯氣，氣體流量為30～40ml/min，壓強為0.3～0.5pa，刻蝕時間為2～5s，上場板功率250～350w，下場板功率80～150w。

可選的，所述第一介質為氮化硅si3n4介質；相應的，所述在半導體襯底上形成第一介質層包括：

在所述氮化鋁鎵層表面沉積氮化硅si3n4介質，形成氮化硅si3n4介質層；所述氮化硅si3n4介質層的厚度為350埃。

可選的，所述在所述第一介質層中形成源極接觸孔和漏極接觸孔包括：

在所述第一介質層上進行干法刻蝕，形成源極接觸孔和漏極接觸孔；

所述在所述第一介質層上進行刻蝕，形成源極接觸孔和漏極接觸孔之后，還包括：

采用氫氟酸溶液、過氧化氫與氫氧化氨的混合溶液、過氧化氫與氯化氫的混合溶液，對所述形成源極接觸孔和漏極接觸孔之后的半導體襯底表面進行表面處理。

可選的，所述第二介質包括鈦介質、鋁介質、氮化鈦介質；相應的，所述在所述源極接觸孔和所述漏極接觸孔中形成第二介質層，以使所述第二介質層完全覆蓋所述源極接觸孔和所述漏極接觸孔，形成晶體管的源極和漏極包括：

在所述源極接觸孔內、所述漏極接觸孔內，依次沉積所述鈦介質、鋁介質、鈦介質、氮化鈦介質，以形成所述第二介質層；以使所述第二介質層自 下而上包括：第一鈦介質層、鋁介質層、第二鈦介質層、氮化鈦介質層；其中，所述第一鈦介質層的厚度為200埃、所述鋁介質層的厚度為1200埃、所述第二鈦介質層的厚度為200埃、所述氮化鈦介質層的厚度為200埃。

可選的，所述形成晶體管的源極和漏極之后，還包括：

以氧氣作為反應氣體，在800～860攝氏度的條件下，對所述形成晶體管的源極和漏極之后的整個半導體襯底進行25～35秒的退火處理。

可選的，所述柵極接觸孔的深度為475埃～550埃。

可選的，所述形成柵極接觸孔之后，還包括：

采用鹽酸溶液清洗所述柵極接觸孔，以去除所述柵極接觸孔內的雜質物。

可選的，所述柵介質層為氮化硅si3n4介質層；所述第三介質層包括：鎳金屬介質、金金屬介質。

可選的，所述柵極接觸孔與所述源極接觸孔之間的間距小于所述柵極接觸孔與所述漏極接觸孔之間的間距。

本發明的氮化鎵晶體管的制備方法，通過在自上而下包含氮化鋁鎵層、氮化鎵層、硅襯底層的半導體襯底上形成第一介質層；并在第一介質層中形成源極接觸孔和漏極接觸孔；在源極接觸孔和漏極接觸孔中形成第二介質層，以使第二介質層完全覆蓋源極接觸孔和漏極接觸孔，形成晶體管的源極和漏極；并采用感應耦合等離子體刻蝕icp對第一介質層以及預設厚度的氮化鋁鎵層進行刻蝕，形成柵極接觸孔；在柵極接觸孔內依次形成柵介質層、第三介質層，形成晶體管的柵極。上述氮化鎵晶體管的制備方法優化了晶體管器件的制作工藝，并可以與cmos工藝線兼容，優化器件結構，減小了柵極電阻，進而減小了氮化鎵晶體管的導通電阻，從而獲得高性能的氮化鎵晶體管，提高氮化鎵半導體器件的可靠性。

附圖說明

圖1為一示例性實施例示出的氮化鎵晶體管的制備方法的流程圖；

圖2～圖8為圖1所示實施例的氮化鎵晶體管的制備方法中各個步驟的剖面結構示意圖；

圖9為另一示例性實施例示出的氮化鎵晶體管的制備方法的流程圖。

具體實施方式

為使本發明實施例的目的、技術方案和優點更加清楚，下面將結合本發明實施例中的附圖，對本發明實施例中的技術方案進行清楚、完整地描述，顯然，所描述的實施例是本發明一部分實施例，而不是全部的實施例。基于本發明中的實施例，本領域普通技術人員在沒有做出創造性勞動前提下所獲得的所有其他實施例，都屬于本發明保護的范圍。

圖1為一示例性實施例示出的氮化鎵晶體管的制備方法的流程圖，圖2～圖8為圖1所示實施例的氮化鎵晶體管的制備方法中各個步驟的剖面結構示意圖，如圖1～8所示，本實施例的方法包括：

步驟101、在半導體襯底上形成第一介質層。

具體的，該半導體襯底自上而下包含氮化鋁鎵層13(algan)、氮化鎵層12(gan)、硅襯底層11(si)。其中，半導體襯底的剖面結構示意圖如圖2所示，自上而下依次為氮化鋁鎵層13、氮化鎵層12、硅襯底層11。在氮化鋁鎵層13上表面沉積第一介質，形成該第一介質層14。其中，氮化鎵是第三代寬禁帶半導體材料，其具有大禁帶寬度(3.4ev)、高電子飽和速率(2e7cm/s)、高擊穿電場(1e10～-3e10v/cm)、較高熱導率、耐腐蝕和抗輻射性能等特性、并且在高壓、高頻、高溫、大功率和抗輻照環境條件下具有較強的優勢，是研究短波光電子器件和高壓高頻率大功率器件的最佳材料。

步驟102、在第一介質層中形成源極接觸孔和漏極接觸孔。

具體的，在圖2所示的第一介質層14上進行刻蝕，刻蝕的方式可以采用干法刻蝕，干法刻蝕是用等離子體進行薄膜刻蝕的技術，以將氮化鋁鎵層13上的部分第一介質去除，如圖3所示，露出源極接觸孔15和漏極接觸孔16。

步驟103、在源極接觸孔和漏極接觸孔中形成第二介質層，以使第二介質層完全覆蓋源極接觸孔和漏極接觸孔，形成晶體管的源極和漏極。

具體的，如圖4所示，可以采用磁控濺射鍍膜工藝，在第一介質層14的表面以及源極接觸孔15內、漏極接觸孔16內沉積第二介質，以使第二介質充滿整個源極接觸孔15內和漏極接觸孔16。第二介質層17在沉積后覆蓋整個源極接觸孔15、漏極接觸孔16、以及第一介質層14的表面。再對第二介質層17進行光刻、刻蝕；其中，光刻的工藝包括了涂膠、曝光和顯影等工 序，刻蝕后，如圖5所示，將源極接觸孔15、漏極接觸孔16之外區域的第二介質去除，使第一介質層14的部分上表面外露，源極接觸孔15與漏極接觸孔16之間外露的部分第一介質層14形成第一窗口18；被第二介質填充滿的源極接觸孔15與漏極接觸孔16形成歐姆接觸電極；其中，第二介質為金屬介質。

步驟104、采用感應耦合等離子體刻蝕icp對第一介質層以及預設厚度的氮化鋁鎵層進行刻蝕，形成柵極接觸孔。

具體的，在第一窗口18區域采用采用感應耦合等離子體刻蝕icp技術，進行高質量的精細刻蝕，去掉預設寬度的全部第一介質層14，以及預設厚度(深度)的氮化鋁鎵層13，形成柵極接觸孔19。通過單獨控制等離子體轟擊能量，減小刻蝕損傷，從而獲得較好的刻蝕形貌，形成柵電阻較小的柵極接觸孔19。如圖6所示，柵極接觸孔19完全穿透第一介質層14，并穿過部分的氮化鋁鎵層13，使得柵極接觸孔19的深度比源極接觸孔15和漏極接觸孔16的深度深。

步驟105、在柵極接觸孔內依次形成柵介質層、第三介質層，形成晶體管的柵極。

具體的，如圖7所示，在柵極接觸孔19內淀積柵介質層20，該柵介質層20的厚度小于柵極接觸孔19的深度。再在該柵介質層20之上沉積第三介質層21，具體可以采用磁控濺射鍍膜工藝，在柵極接觸孔19內沉積第三介質，以使第三介質完全覆蓋該柵極接觸孔19區域，形成第三介質層21，從而形成柵極的接觸電極，形成氮化鎵晶體管。

本實施例的氮化鎵晶體管的制備方法，通過在自上而下包含氮化鋁鎵層、氮化鎵層、硅襯底層的半導體襯底上形成第一介質層；并在第一介質層中形成源極接觸孔和漏極接觸孔；在源極接觸孔和漏極接觸孔中形成第二介質層，以使第二介質層完全覆蓋源極接觸孔和漏極接觸孔，形成晶體管的源極和漏極；并采用感應耦合等離子體刻蝕icp對第一介質層以及預設厚度的氮化鋁鎵層進行刻蝕，形成柵極接觸孔；在柵極接觸孔內依次形成柵介質層、第三介質層，形成晶體管的柵極。上述氮化鎵晶體管的制備方法優化了晶體管器件的制作工藝，并可以與cmos工藝線兼容，優化器件結構，減小了柵極電阻，進而減小了氮化鎵晶體管的導通電阻，從而獲 得高性能的氮化鎵晶體管，提高氮化鎵半導體器件的可靠性。

圖9為另一示例性實施例示出的氮化鎵晶體管的制備方法的流程圖，如圖9并結合圖2～圖8所示的剖面結構示意圖，在上一實施例的基礎上，本實施例的方法包括：

步驟201、在半導體襯底上形成第一介質層。

具體的，第一介質可以為氮化硅si3n4介質，在氮化鋁鎵層13表面沉積氮化硅si3n4介質，形成氮化硅si3n4介質層14；其中，氮化硅si3n4介質層14的厚度可以為350埃。該第一介質層14的形成可以采用等離子體增強化學氣相電積方法，在反應爐中通入硅烷sih4氣體、氧氣o2、一氧化氮no氣體的混合氣體，或者通入硅烷氣體、氧氣、二氧化碳co2氣體的混合氣體，從而混合氣體進行反應之后生成氮化硅si3n4，在半導體襯底上表面沉積氮化硅si3n4，形成氮化硅層14。

步驟202、在第一介質層中形成源極接觸孔和漏極接觸孔。

步驟203、采用氫氟酸溶液、過氧化氫與氫氧化氨的混合溶液、過氧化氫與氯化氫的混合溶液，對形成源極接觸孔和漏極接觸孔之后的半導體襯底表面進行表面處理。

具體的，在對第一介質層14進行干法刻蝕之后，刻蝕后的半導體襯底表面會存在雜質、顆粒等雜質物，采用dhf+sc1+sc2，即先采用稀釋后的氫氟酸溶液處理表面，然后采用過氧化氫與氫氧化氨的堿性混合溶液處理表面，再采用過氧化氫與氯化氫的酸性混合溶液處理表面，可以去除表面的雜質物。

步驟204、第二介質包括鈦介質、鋁介質、氮化鈦介質；在源極接觸孔內、漏極接觸孔內，依次沉積鈦介質、鋁介質、鈦介質、氮化鈦介質，以形成第二介質層。

具體的，第二介質層17自下而上包括：第一鈦ti介質層、鋁al介質層、第二鈦ti介質層、氮化鈦tin介質層；其中，各層的厚度為：第一鈦介質層的厚度為200埃、鋁介質層的厚度為1200埃、第二鈦介質層的厚度為200埃、氮化鈦介質層的厚度為200埃。第二介質層17在沉積后覆蓋整個源極接觸孔15、漏極接觸孔16、以及第一介質層14的表面。對第二介質層17進行光刻、刻蝕，去除源極接觸孔15、漏極接觸孔16之外區域的第二介 質，以使第一介質層14的部分上表面外露，形成第一窗口18；被保留的第二介質的寬度大于等于源極接觸孔15以及漏極接觸孔16區域的寬度，該第二介質層17完全覆蓋源極接觸孔15和漏極接觸孔16，形成晶體管的源極和漏極。

步驟205、以氧氣作為反應氣體，在800～860攝氏度的條件下，對形成晶體管的源極和漏極之后的整個半導體襯底進行25～35秒的退火處理。

具體的，在反應爐中通入氧氣o2，對當前形成的整個半導體襯底進行高溫退火處理，以使填充滿第二介質的源極接觸孔15與漏極接觸孔16形成良好的歐姆接觸的電極金屬。同時，退火處理還可以使第二介質層17與氮化鋁鎵層13進行反應以在兩者的接觸面上形成合金，以降低第二介質層17與氮化鋁鎵層13之間的接觸電阻；優選的，可以在850攝氏度的條件下，對形成晶體管的源極和漏極之后的整個半導體襯底進行30秒的退火處理。

步驟206、采用感應耦合等離子體刻蝕icp對第一介質層以及預設厚度的氮化鋁鎵層進行刻蝕，形成柵極接觸孔。

具體的，在第一窗口18區域對第一介質層14以及預設厚度的氮化鋁鎵層13進行icp刻蝕，形成該柵極接觸孔19。其中，柵極接觸孔19的深度優選為475埃～550埃。icp的刻蝕條件為：刻蝕氣體為氯氣cl2，氣體流量為30～40ml/min，壓強為0.3～0.5pa，刻蝕時間為2～5s，上場板功率250～350w，下場板功率80～150w；其中優選的，氣體流量為35ml/min，壓強為0.35pa，刻蝕時間為3s，上場板功率300w，下場板功率100w，可以獲得較佳的刻蝕效果。

步驟207、采用鹽酸溶液清洗柵極接觸孔，以去除柵極接觸孔內的雜質物。

具體的，通過刻蝕得到的柵極接觸孔19內會存在雜質、顆粒、離子等雜質物，通過采用鹽酸hcl溶液清洗柵極接觸孔19，將柵極接觸孔19內的雜質物去除掉，以保證后續沉積形成的柵極具備良好的電氣性能。

步驟208、在柵極接觸孔內依次形成柵介質層、第三介質層，形成晶體管的柵極。

具體的，在柵極接觸孔19內淀積柵介質氮化硅si3n4，形成氮化硅si3n4介質層20。第三介質層21可以包括：鎳金屬介質、金金屬介質。柵極 接觸孔19與源極接觸孔15之間的間距小于柵極接觸孔19與漏極接觸孔16之間的間距。

本領域普通技術人員可以理解：實現上述各方法實施例的全部或部分步驟可以通過程序指令相關的硬件來完成。前述的程序可以存儲于一計算機可讀取存儲介質中。該程序在執行時，執行包括上述各方法實施例的步驟；而前述的存儲介質包括：rom、ram、磁碟或者光盤等各種可以存儲程序代碼的介質。

最后應說明的是：以上各實施例僅用以說明本發明的技術方案，而非對其限制；盡管參照前述各實施例對本發明進行了詳細的說明，本領域的普通技術人員應當理解：其依然可以對前述各實施例所記載的技術方案進行修改，或者對其中部分或者全部技術特征進行等同替換；而這些修改或者替換，并不使相應技術方案的本質脫離本發明各實施例技術方案的范圍。