封裝基板的制作方法

本發明涉及一種封裝基板，特別是關于具有多個電路層的封裝基板。

背景技術：

新一代的電子產品不僅追求輕薄短小，更朝多功能與高性能的方向發展，因此，集成電路(integratedcircuit，簡稱ic)技術不斷地高密度化與微型化，以在有限的芯片空間內容納更多的電子元件，而其后端的封裝基板及其構裝技術亦隨之進展，以符合此新一代的電子產品趨勢。

對于具有多層電路的封裝基板而言，各電路層除了金屬走線之外，還會包含介電材料，其用以電性隔離電路層與電路層之間的金屬走線；然而，不同的電路層常會采用不同的介電材料，因此會有因介電材料之間的材料特性不匹配而引起封裝基板發生彎翹或板翹(warpage)問題。為了解決這一問題，現有技術有采用保留附加電路板(carrier)不予去除、增加各電路層的介電材料的厚度或在封裝基板最外層額外增加防焊層(soldermask)等方式，但如此會導致封裝基板增厚以及制作成本提高等；因此，有必要發展新的封裝基板技術，以解決上述問題。

技術實現要素：

為了達到上述目的，本發明提供了一種封裝基板，其包括：一第一電路層，包含至少一第一金屬走線、至少一第一金屬柱狀物及一圍繞該至少一第一金屬走線與該至少一第一金屬柱狀物的第一介電材料；以及一第二電路層，設置于該第一電路層上，并包含至少一第二金屬走線、至少一第二金屬柱狀物及一圍繞該至少一第二金屬走線與該至少一第二金屬柱狀物的第二介電材料；其中，該第一介電材料與該第二介電材料皆包含二氧化硅、環氧樹酯及環氧樹酯以外的高分子材料，且該第二介電材料的二氧化硅含量百分比大于該第一介電材料的二氧化硅含量百分比。

在一實施例中，該第一介電材料的二氧化硅含量百分比介于65％與85％之間，該第二介電材料的二氧化硅含量百分比介于70％與90％之間；或是該第一介電材料的二氧化硅含量百分比介于65％與75％之間，該第二介電材料的二氧化硅含量百分比介于75％與90％之間。

在一實施例中，該至少一第一金屬柱狀物設置于該至少一第一金屬走線，該至少一第二金屬柱狀物設置于該至少一第二金屬走線。

在一實施例中，該第一電路層進一步包括一電路芯片，且該第一介電材料圍繞該電路芯片。

在一實施例中，該封裝基板進一步包括：一第三導電層，包含至少一第三金屬走線及圍繞該至少一第三金屬走線的一第三介電材料，該第三介電材料包含二氧化硅、環氧樹酯及環氧樹酯以外的高分子材料，且該第三介電材料的二氧化硅含量百分比大于該第一介電材料的二氧化硅含量百分比，該第三介電材料的二氧化硅含量百分比大于該第二介電材料的二氧化硅含量百分比。

附圖說明

圖1為本發明第一實施例的封裝基板的剖面示意圖；

圖2為本發明第二實施例的封裝基板的剖面示意圖；

圖3為本發明第三實施例的封裝基板的剖面示意圖。

附圖標記說明：100-封裝基板；120-第一電路層；121～124-第一金屬走線；125～126-第一金屬柱狀物；127-第一介電材料；130-第二電路層；131～134-第二金屬走線；135～138-第二金屬柱狀物；139-第二介電材料；140-第一電路芯片；141、142-導電接腳；150-第二電路芯片；151～154-導電接腳；110-印刷電路板；111～114-錫球；160-第三電路層；161～164-第三金屬走線；165～166-第三金屬柱狀物；167-第三介電材料。

具體實施方式

為對本發明的特征、目的及功能有更進一步的認知與了解，茲配合圖式詳細說明本發明的實施例如后。在所有的說明書及圖示中，將采用相同的元件編號以指定相同或類似的元件。

在各個實施例的說明中，當一元素被描述是在另一元素的「上方/上」或「下方/下」，指直接地或間接地在該另一元素之上或之下的情況，其可能包含設置于其間的其他元素；所謂「直接地」指其間并未設置其他中介元素。「上方/上」或「下方/下」等的描述以圖式為基準進行說明，但亦包含其他可能的方向轉變。所謂「第一」、「第二」、及「第三」用以描述不同的元素，這些元素并不因為此類謂辭而受到限制。為了說明上的便利和明確，圖式中各元素的厚度或尺寸以夸張或省略或概略的方式表示，且各元素的尺寸并未完全為其實際的尺寸。

圖1為本發明第一實施例的封裝基板100的剖面示意圖。該封裝基板100包含：一第一電路層120及一第二電路層130。該第一電路層120包含第一金屬走線121～124、第一金屬柱狀物125～126及第一介電材料127，且該第二電路層130包含第二金屬走線131～134、第二金屬柱狀物135～138及第二介電材料139。該多條第一金屬走線121～124形成該封裝基板100在該第一電路層120內的電路布局，該多條第二金屬走線131～134則形成該封裝基板100在該第二電路層130內的電路布局；如圖2所示，該多條第一金屬走線121～124可說是該封裝基板100的下層或外層電路，該多條第二金屬走線131～134可說是其上層或內層電路。該多個第一金屬柱狀物125～126可直接設置于該多條第一金屬走線121～124上，該多個第二金屬柱狀物155～138可直接設置于該多條第二金屬走線131～134上，且該多個金屬柱狀物125～126、135～138可為導電銅柱、鋁柱、鎳柱、錫柱或合金柱，較佳為銅柱；該多個第一金屬柱狀物125～126用以電性連接該第一電路層120與該第二電路層130，該多個第二金屬柱狀物135～138用以將該第二電路層130電性連接至外部電路或更上層的電路層(圖未示)。該第一介電材料127圍繞該多條第一金屬走線121～124與該多個第一金屬柱狀物125～126，用以使該第一電路層120具有完整的結構，并電性隔離該第一電路層120與該第二電路層130之間的金屬走線121～124與131～134；該第二介電材料139圍繞該多條第二金屬走線131～134與該多個第二金屬柱狀物135～138，用以使該第二電路層130具有完整的結構，并使該第二電路層130與更上層的電路保持電性隔離。此外，一絕緣保護層(圖未示)可設置于該封裝基板100的最上層或最下層，用以保護該封裝基板100免于受到來自外部環境或后續制程(例如，焊接)的可能傷害。

由于現有技術在不同的電路層常會采用不同的介電材料，從而造成封裝基板制成品發生彎翹或板翹的問題，因此本實施例將采用相同材質成分的該第一介電材料127與該第二介電材料139，例如，其皆包含二氧化硅、環氧樹酯及環氧樹酯以外的高分子材料，而主要差異在于兩者的二氧化硅含量百分比不同，以解決上述封裝基板彎翹問題。在本實施例中，該第一介電材料127的二氧化硅含量百分比介于65％與85％之間，該第二介電材料139的二氧化硅含量百分比介于70％與90％之間，且該第二介電材料139的二氧化硅含量百分比大于該第一介電材料127的二氧化硅含量百分比；較佳的，該第一介電材料127的二氧化硅含量百分比介于65％與75％之間，該第二介電材料139的二氧化硅含量百分比介于75％與90％之間。

對于如圖1所示的封裝基板100，以下針對不同二氧化硅含量百分比的該第一介電材料127與該第二介電材料139的組合進行其所導致的板翹(warpage)測量分析。樣品群組1位于該封裝基板100外層的該第一電路層120的厚度為65m、且其所含的該第一介電材料127的二氧化硅含量百分比為a＝82％，內層的該第二電路層130的厚度為55μm、且其所含的該第二介電材料139的二氧化硅含量百分比為a＝82％，則該樣品群組1所測量到的板翹平均值為3.0mm。樣品群組2位于該封裝基板100外層的該第一電路層120的厚度為65μm、且其所含的該第一介電材料127的二氧化硅含量百分比為b＝78％，內層的該第二電路層130的厚度為55μm、且其所含的該第二介電材料139的二氧化硅含量百分比為b＝78％，則該樣品群組2所測量到的板翹平均值為2.8mm。樣品群組3位于該封裝基板100外層的該第一電路層120的厚度為65μm、且其所含的該第一介電材料127的二氧化硅含量百分比為a＝82％，內層的該第二電路層130的厚度為55μm、且其所含的該第二介電材料139的二氧化硅含量百分比為b＝78％，則該樣品群組3所測量到的板翹平均值為0.2mm。

由上述的板翹測量結果可知，對于已先設定層厚的該第一電路層120及該第二電路層130而言，該第一介電材料127或該第二介電材料139的二氧化硅含量百分比愈小，該封裝基板100的板翹問題愈輕微。較佳的，對于該第二介電材料139(該封裝基板100的內層)的二氧化硅含量百分比大于該第一介電材料127(該封裝基板100的外層)的二氧化硅含量百分比的樣品群組3，其板翹平均值最小。相較于樣品群組1的3.0mm及樣品群組2的2.8mm，樣品群組3的板翹平均值可被有效地抑制到0.2mm，而完全不需要使用到保留附加電路板不予去除、增加各電路層的厚度、或在封裝基板最外層額外增加防焊層等會導致封裝基板產品增厚以及制作成本提高的方式，其難以預期功效由此可知。

圖2為本發明第二實施例的封裝基板200的剖面示意圖。該封裝基板200與圖1的該封裝基板100大致是相同的，皆包含第一電路層120及第二電路層130，其主要差異在于該第一電路層120進一步包含一被該第一介電材料127所圍繞的第一電路芯片或晶粒140。該第一電路芯片140具有多個導電接腳141及142，其分別對準并連接該多條第一金屬走線122及123。如同第一實施例的封裝基板100，在本實施例中，該第一介電材料127與該第二介電材料139皆包含二氧化硅、環氧樹酯及環氧樹酯以外的高分子材料，且該第二介電材料139的二氧化硅含量百分比大于該第一介電材料127的二氧化硅含量百分比。

在另一實施例中，該封裝基板200可進一步包含一設置于該第二電路層130上的第二電路芯片或晶粒150，其具有多個導電接腳151～154，分別對準并連接該多個金屬柱狀物135～138露出的上端面。此外，在另一實施例中，該封裝基板200可再進一步包含一印刷電路板110，并通過多個錫球111～114而連接至該第一電路層120。

圖3為本發明第三實施例的封裝基板300的剖面示意圖。該封裝基板300為具有三電路層的封裝基板，其包含一第一電路層120、一第二電路層130及一第三電路層160；其中該第一電路層120及該第二電路層130相同于第一實施例的封裝基板100的該第一電路層120及該第二電路層130。該第三電路層160包含第三金屬走線161～164、第三金屬柱狀物165～166以及圍繞該多條第三金屬走線161～164及第三金屬柱狀物165～166的第三介電材料167。在本實施例中，該第一介電材料127、該第二介電材料139與該第三介電材料167可皆包含二氧化硅、環氧樹酯及環氧樹酯以外的高分子材料，而主要差異在于該封裝基板300內層的該第二介電材料139及該第三介電材料167的二氧化硅含量百分比大于外層的該第一介電材料127的二氧化硅含量百分比；例如，該第二介電材料139及該第三介電材料167的二氧化硅含量百分比介于70％與90％之間，且該第一介電材料127的二氧化硅含量百分比介于65％與85％之間；較佳的，該第二介電材料139及該第三介電材料167的二氧化硅含量百分比介于75％與90％之間，且該第一介電材料127的二氧化硅含量百分比介于65％與75％之間。此外，在另一實施例中，該封裝基板300內層的該第三介電材料167的二氧化硅含量百分比大于中間層的該第二介電材料139的二氧化硅含量百分比，且中間層的該第二介電材料139的二氧化硅含量百分比大于外層的該第一介電材料127的二氧化硅含量百分比。如此，通過控制該第一介電材料127、該第二介電材料139及該第三介電材料167三者不同的二氧化硅含量百分比，可有效解決多電路層的封裝基板的彎翹問題。

以上所述僅為本發明的較佳實施例，當不能以之限制本發明的范圍。即大凡依本發明權利要求范圍所做的均等變化及修飾，仍將不失本發明的要義所在，亦不脫離本發明的精神和范圍，故都應視為本發明的進一步實施狀況。