一種半導體存儲器及其制作方法與流程

本發明實施例涉及半導體技術領域，尤其涉及一種半導體存儲器及其制作方法。

背景技術：

為了實現存儲器的大容量、高集成度和高性能，可以采用存儲芯片堆疊的方式。目前芯片堆疊的方式主要有兩種：一種是存儲芯片以錯位式的方式一個接一個地堆疊上去，再用金屬引線鍵合一階一階地把各個芯片電連接在一起。采用錯位式結構的目的是為了實施金屬引線鍵合。另一種是把存儲芯片垂直地疊在一起，用硅通孔(Through Silicon Via，TSV)來實現各堆疊存儲芯片間電信號連接。這兩種方法，都有較顯著的缺陷：芯片錯位式堆疊加引線鍵合，隨著堆疊的芯片數增加，不僅造成封裝體尺寸較大，而且電信號延遲增長；而基于硅通孔技術的堆疊，不僅工藝復雜昂貴，而且用于大規模制造硅通孔芯片的供應鏈仍未完全形成。

這兩種堆疊技術還有兩個共同的低效率特征：1)堆疊封裝體的制作，都是以單顆形式完成的；2)電性能和功能測試，亦是以單顆形式來進行。這些缺陷，使得現有大容量存儲器制造技術越來越難于滿足半導體技術的發展和微電子器件制造的趨勢——更高性能，更小的形狀系數(form factor)，更低的成本。

扇出型晶圓級技術(FOWLP)可以實現存儲芯片的堆疊，從而作為大容量存儲器制造的解決方案。但目前FOWLP技術是二維的，難以在具有多存儲單元的高端存儲器裝置的制造上得到應用。

美國專利US2005/0124093A1(Wen-KunYang等)介紹了二維的扇出型晶圓級封裝技術。如圖1所示，100為載板；110為芯片；130和130a為重布線層(RDL)；148為芯片層間電互連；120，122，132，120a和132a為介電質；136為對外連接終端(錫球)。

美國專利US2009/0014876A1(Cheul-Joong Youn等)提出了基于芯片堆疊扇出型晶圓級技術實現存儲裝置三維集成的方法，如圖2所示，104，110，132和142為芯片；106，112，134和144為絕緣介電質；108，118，136和146為芯片層間電互連；116為最外層RDL；120為對外連接終端(錫球)。該專利提出的方法是一理想化，在工程上難以實現的概念。因為：1)若用塑封材料填充芯片間空隙，金屬重布線層(RDL)無法直接沉積在塑封材料上；2)采用旋涂介電材料，難以做到與芯片表面齊平；3)芯片主動面金屬焊盤的防止有機物污染問題等。而且，根據該專利介紹的基本方法，堆疊4層以上芯片是難以實現的。

美國專利US8872350B2(Shigenorl Sawachi等)介紹了兩種填充存儲芯片間空隙并形成芯片層間電連接通道方法。如圖3所示，1為散熱片(亦是載板)；2為芯片；6為RDL；9為芯片層間電互連；4為絕緣介電質；13為對外連接終端(錫球)。第一種方法是塑封后激光鉆孔。該方法對普通半導體芯片封裝可以實施，但不能用于用16nm(或以下)工藝制造的高端存儲芯片，因為這類高端存儲芯片的節距在50μm左右，激光鉆孔不能施用于具有這么小節距的芯片；第二種方法將是一很困難的(深度盲孔填充)，且昂貴的(因采用很厚的光敏介電質(100μm左右)作為芯片間填充材料)制造技術。該專利提供的方法制造成本高，且難以實現大規模量產。

因此，目前在大容量存儲器堆疊技術上存在的缺陷是：堆疊效率低、多層堆疊技術難以實現，以及難以大規模量產。

技術實現要素：

有鑒于此，本發明實施例提供一種半導體存儲器及其制作方法，以解決現有技術中半導體存儲器件堆疊效率低、多層堆疊技術難以實現，以及難以大規模量產的技術問題。

第一方面，本發明實施例提供了一種半導體存儲器，包括：自下而上依次堆疊的至少兩個存儲芯片組，上下相鄰的兩個所述存儲芯片組的重布線層通過層間導電柱電連接，且位于最下方的存儲芯片組的重布線層與對外連接凸塊電連接；

所述存儲芯片組包括依次堆疊的至少兩個存儲芯片，以及位于所述至少兩個存儲芯片下方的復合絕緣層，所述至少兩個存儲芯片包封為一體結構，所述重布線層設置在所述復合絕緣層中，所述至少兩個存儲芯片的層內導電柱錯開預設角度，以分別與所述重布線層電連接。

第二方面，本發明實施例還提供了一種半導體存儲器的制作方法，包括：在載板自下而上依次制作至少兩個存儲芯片組，以及制作層間導電柱，所述層間導電柱分別與上下相鄰的兩個所述存儲芯片組的重布線層電連接,且位于最上方的存儲芯片組的重布線層與對外連接凸塊電連接；

其中在制作任一存儲芯片組時，包括如下步驟：

將所述至少兩個存儲芯片依次堆疊，所述至少兩個存儲芯片的層內導電柱錯開預設角度；

將所述至少兩個存儲芯片包封為一體結構，且將所述層內導電柱露出；

在所述一體結構上方形成復合絕緣層，所述復合絕緣層中形成有重布線層，所述重布線層與所述層內導電柱電連接。

本發明實施例提供的半導體存儲器及其制作方法，通過將至少兩個存儲芯片依次堆疊組成存儲芯片組，其中至少兩個存儲芯片的層內導電柱錯開預設角度，分別與重布線層電連接；并將至少兩個存儲芯片組依次堆疊組成存儲器，其中上下相鄰的兩個存儲芯片組的重布線層通過層間導電柱電連接，實現了存儲器的大容量和高集成度，有效提高了存儲器的堆疊效率，并且降低了堆疊難度。

附圖說明

圖1為現有技術提供的二維扇出型晶圓級封裝技術的存儲器的結構示意圖；

圖2為現有技術提供的基于芯片堆疊扇出型晶圓級技術的存儲器的結構示意圖；

圖3為現有技術提供的第三種存儲器的結構示意圖；

圖4本發明實施例提供的一種半導體存儲器的剖面結構示意圖；

圖5為本發明實施例提供的一種半導體存儲器的載板的俯視示意圖及在載板上涂覆臨時鍵合膠的剖面結構示意圖；

圖6為本發明實施例提供的一種在存儲器晶圓上形成第一存儲芯片的俯視示意圖和剖面結構示意圖；

圖7為本發明實施例提供的一種在存儲器晶圓上形成第二存儲芯片的俯視示意圖和剖面結構示意圖；

圖8a為本發明實施例提供的切割存儲器晶圓形成多個第一存儲芯片的剖面結構示意圖；

圖8b為本發明實施例提供的切割存儲器晶圓形成多個第二存儲芯片的剖面結構示意圖；

圖9a、圖9b和圖9c為本發明實施例提供的在載板上制作第一存儲芯片和第二存儲芯片的結構示意圖；

圖10為本發明實施例提供的對形成有第一存儲芯片和第二存儲芯片的載板進行固封，形成固封層的剖面結構示意圖；

圖11為本發明實施例提供的對固封層進行減薄的剖面結構示意圖；

圖12為本發明實施例提供的在固封層上形成下部絕緣層的剖面結構示意圖；

圖13為本發明實施例提供的在下部絕緣層上形成重布線層的剖面結構示意圖；

圖14為本發明實施例提供的在重布線層上形成上部絕緣層的剖面結構示意圖；

圖15為本發明實施例提供的形成層間導電柱的剖面結構示意圖；

圖16為本發明實施例提供的在層間導電柱之間制備一體結構的剖面結構示意圖；

圖17為本發明實施例提供的對第二層存儲芯片組進行固封，形成固封層的剖面結構示意圖；

圖18為本發明實施例提供的對第二層存儲芯片的固封層進行減薄的剖面結構示意圖；

圖19為本發明實施例提供的形成第二層存儲芯片組的下部絕緣層的剖面結構示意圖；

圖20為本發明實施例提供的形成第二層存儲芯片組的重布線層和上部絕緣層的剖面結構示意圖；

圖21為本發明實施例提供的形成層間導電柱的剖面結構示意圖；

圖22為本發明實施例提供的形成四個存儲芯片組的剖面結構示意圖；

圖23為本發明實施例提供的在復合絕緣層上制作對外連接凸塊的剖面結構示意圖；

圖24為本發明實施例提供的圖23的倒置并去除載板和鍵合膠的結構示意圖；

圖25為本發明實施例提供的對存儲器沉積保護膜的結構示意圖；

圖26為本發明實施例提供的對形成的多個存儲器進行切割的結構示意圖；

圖27為本發明實施例提供的單個存儲器的結構示意圖。

具體實施方式

為使本發明的目的、技術方案和優點更加清楚，以下將結合本發明實施例中的附圖，通過具體實施方式，完整地描述本發明的技術方案。顯然，所描述的實施例是本發明的一部分實施例，而不是全部的實施例，基于本發明的實施例，本領域普通技術人員在沒有做出創造性勞動的前提下獲得的所有其他實施例，均落入本發明的保護范圍之內。

實施例

圖4為本發明實施例提供的半導體存儲器的結構示意圖。本發明實施例提供的半導體存儲器可以用作高速緩沖存儲器、主存儲器或堆棧存儲器等。

本實施例提供的半導體存儲器，包括：自下而上依次堆疊的兩個存儲芯片組，上下相鄰的兩個存儲芯片組的重布線層通過層間導電柱電連接，且位于最下方的存儲芯片組的重布線層與對外連接凸塊電連接；

存儲芯片組包括依次堆疊的兩個存儲芯片，以及位于兩個存儲芯片下方的復合絕緣層，所述至少兩個存儲芯片包封為一體結構，重布線層設置在復合絕緣層中，兩個存儲芯片的層內導電柱錯開預設角度，以分別與重布線層電連接。

示例性的，圖4所示的存儲器包括四個存儲芯片組，這里以四個存儲芯片組為例進行說明，如圖4所示，存儲器包括第一存儲芯片組310、第二存儲芯片組510、第三存儲芯片組610和第四存儲芯片組710，其中，第四存儲芯片組710、第三存儲芯片組610、第二存儲芯片組510和第一存儲芯片組310自下而上依次堆疊。

第一存儲芯片組310、第二存儲芯片組510、第三存儲芯片組610和第四存儲芯片組710可以分別包括兩個、三個或者四個存儲芯片。本實施例以每個存儲芯片組包括兩個存儲芯片為例進行說明。第一存儲芯片110包括第一主動面以及設置在第一主動面上的第一焊盤，在所述第一焊盤內設置有第一存儲芯片110的層內導電柱122；第二存儲芯片210包括第一主動面以及設置在第一主動面上的第一焊盤，在所述第一焊盤內設置有第二存儲芯片210的層內導電柱222。具體的，第一存儲芯片110和第二存儲芯片210的空間取向一致，即兩個存儲芯片的第一主動面的朝向相同，因此層內導電柱122和222的朝向也相同。可選的，第一存儲芯片110、第二存儲芯片210、第一層內導電柱122和222可以理解為一個一體結構。

進一步的，第一存儲芯片組310還可以包括位于第一存儲芯片110下方的復合絕緣層，該復合絕緣層包括上部絕緣層405、下部絕緣層401以及位于上部絕緣層405和下部絕緣層401之間的重布線層403；第二存儲芯片組510還可以包括位于第二存儲芯片210下方的復合絕緣層，第二存儲芯片組510的復合絕緣層包括上部絕緣層505、下部絕緣層501以及位于上部絕緣層505和下部絕緣層501之間的重布線層503；第三存儲芯片組610還可以包括位于第二存儲芯片210下方的復合絕緣層，第三存儲芯片組610的復合絕緣層包括上部絕緣層605、下部絕緣層601以及位于上部絕緣層605和下部絕緣層601之間的重布線層603；第四存儲芯片組710還可以包括位于第二存儲芯片210下方的復合絕緣層，第四存儲芯片組710的復合絕緣層包括上部絕緣層705、下部絕緣層701以及位于上部絕緣層705和下部絕緣層701之間的重布線層703。

可選的，第一存儲芯片組310中的層內導電柱122和222可以通過下部絕緣層401中的第一通孔與重布線層403電連接，重布線層403通過上部絕緣層405中的第二通孔與層間導電柱407電連接；第二存儲芯片組510中的層內導電柱122和222可以通過下部絕緣層501中的第一通孔與重布線層503電連接，層間導電柱407通過下部絕緣層501中的第一通孔與重布線層503電連接，重布線層503通過上部絕緣層505中的第二通孔與層間導電柱507電連接；第三存儲芯片組610中的層內導電柱122和222可以通過下部絕緣層601中的第一通孔與重布線層603電連接，層間導電柱507通過下部絕緣層601中的第一通孔與重布線層603電連接，重布線層603通過上部絕緣層605中的第二通孔與層間導電柱607電連接；第四存儲芯片組710中的層內導電柱122和222可以通過下部絕緣層701中的第一通孔與重布線層703電連接，層間導電柱607通過下部絕緣層701中的第一通孔與重布線層703電連接，重布線層703通過上部絕緣層705中的第二通孔對外連接凸塊907電連接。

第一存儲芯片組310中的層內導電柱122和222可以錯開預設角度，以分別與第一存儲芯片組310中的重布線層403電連接；第二存儲芯片組510中的層內導電柱122和222同樣可以錯開預設角度，以分別與第二存儲芯片組510中的重布線層503電連接；第三存儲芯片組610中的層內導電柱122和222可以錯開預設角度，以分別與第三存儲芯片組610中的重布線層603電連接；第四存儲芯片組710中的層內導電柱122和222可以錯開預設角度，以分別與第四存儲芯片組710中的重布線層703電連接。可選的，所述預設角度可以為180°、90°或者45°。需要說明的是，存儲芯片組中的層內導電柱可以錯開0°以外的任意角度，只要保證層內導電柱不重合疊加即可，優選的是錯開180°、90°或者45°。

可選的，所述存儲器還可以包括對外連接凸塊907，當第四存儲芯片組710位于最下方時，第四存儲芯片組710的重布線層703與對外連接凸塊907電連接。進一步的，所述存儲器還可以包括凸塊下金屬807，第四存儲芯片組710的重布線層703通過凸塊下金屬807與外連接凸塊907電連接。

需要說明的是，圖4所示的存儲器只是作為本發明實施例提供的存儲器的一種實例說明，本發明實施例提供的存儲器中，存儲芯片組還可以是兩個、三個或者多個，以實現存儲器的大容量、高集成度。

可選的，上部絕緣層和下部絕緣層為有機光敏材料制成。

可選的，存儲芯片組內的至少兩個存儲芯片由熱固材料包封為一體結構，302、502、602和702為固封層。

可選的，第一存儲芯片組310頂部可以設置有保護膜909。

本發明實施例提供的半導體存儲器，將擁有層內導電柱的存儲芯片組兩兩疊加，這樣在進行三維晶圓級存儲器堆疊時，可以降低由于制作工藝多次循環造成的可靠性風險；每堆疊一層，將實際堆疊兩個芯片，這樣在堆疊芯片層數不變時，堆疊芯片數將翻倍，因此堆疊效率提高一倍，減低生產成本；對芯片間隙的填充和包覆，采用成本低廉的熱固材料，并免去使用光刻等工藝，生產成本下降；在堆疊第二存儲芯片組時，首先制作層間導電柱實現電互連，后進行存儲芯片放置和存儲芯片間介電質填充和包覆的方法，解決了激光鉆孔對節距限制的困難，從而滿足大容量存儲器制造對超細節距的要求。

本發明實施例還提供一種半導體存儲器的制作方法，包括在載板自下而上依次制作至少兩個存儲芯片組，以及制作層間導電柱，所述層間導電柱分別與上下相鄰的兩個所述存儲芯片組的重布線層電連接，且位于最上方的存儲芯片組的重布線層與對外連接凸塊電連接。

下面按照工程中制作存儲芯片組、層間導電柱、層內導電柱以及復合絕緣層的順序進行說明，本發明實施例以四個存儲芯片組為例進行說明。

首先，提供一載板300，載板300的材料可為金屬、硅、玻璃以及有機基板等。載板300的幾何形狀可以為圓形或者方形。在清洗后的載板300邊緣上制作用于芯片貼片位置的對準標記，如圖5所示。對準標記的制作一般通過薄膜沉積技術實現，例如：離子濺射、光刻、顯影以及蝕刻，也可通過激光蝕刻、絲網印刷、圖形電鍍以及機械精加工等實現。本發明實施例提供的存儲器的制作方法一次可以形成多個存儲器，將多個存儲器切割即得到單個存儲器。再次對載板300進行清洗后在載板300上涂覆臨時鍵合膠301。臨時鍵合膠301的涂覆可使用旋涂、噴涂、滾壓、印刷、非旋轉涂覆、熱壓、真空壓合以及壓力貼合等方式。臨時鍵合膠301可以為有機材料或復合材料。

在載板300上制作存儲芯片組，具體可以為：首先制作存儲芯片組中的存儲芯片，本發明實施例以兩個存儲芯片為例進行介紹。

其中在制作任一存儲芯片組時，包括如下步驟：

將至少兩個存儲芯片依次堆疊，上述至少兩個存儲芯片的層內導電柱錯開預設角度；

將上述至少兩個存儲芯片包封為一體結構，且將層內導電柱露出；

在上述一體結構上方形成復合絕緣層，復合絕緣層中形成有重布線層，該重布線層與層內導電柱電連接。

如圖6所示，存儲器晶圓100有第一存儲芯片110的陣列排布。第一存儲芯片110具有主動面110a和非主動面110b，在主動面110a上，有第一存儲芯片110對外連接導電的焊盤121，在焊盤121上，有預先沉積的層內導電柱122。層內導電柱122的沉積可采用不同方法實現，例如真空沉積和電鍍等。焊盤121可為單層或多層金屬，如Ti，W，Al，Cu，Ni，Pt，Ag，Au或其合金等，層內導電柱122的材料為金屬，如Cu，Ni，Ag，Au或其合金等。層內導電柱122的高度在70～90μm左右。第一存儲芯片110的厚度為40～50μm。在晶圓100的背面(對應第一存儲芯片110的非主動面)上，沉積DAF膜101。它的沉積可以多種方式實現：如旋涂、噴涂、印刷、滾壓以及熱壓等。DAF膜101的有效粘接層的厚度在10～30μm左右。DAF膜101為有機材料。

如圖7所示，存儲器晶圓200有第二存儲芯片210的陣列排布。第二存儲芯片210與第一存儲芯片110可為同一類型存儲器，也可為不同類型存儲器。第二存儲芯片210具有主動面210a和非主動面210b，在主動面210a上，有第二存儲芯片210對外連接導電的焊盤221。在焊盤221上，有預先沉積的層內導電連接柱222。層內導電柱222的沉積可采用不同方法實現，例如真空沉積和電鍍等。焊盤221可為單層或多層金屬，如Ti，W，Al，Cu，Ni，Pt，Ag，Au或其合金等，層內導電柱222的材料為金屬，如Cu，Ni，Ag，Au或其合金等。層內導電柱222的高度在20～40μm左右。第二存儲芯片210的厚度為40～50μm。在晶圓200的背面(對應第二存儲芯片210的非主動面210b)上，沉積DAF膜201。它的沉積可以多種方式實現：如旋涂、噴涂、印刷、滾壓以及熱壓等。DAF膜201的有效粘接層的厚度在10～30μm左右，DAF膜201為有機材料，DAF膜201與DAF膜101可為同一種DAF膜，也可為不同的DAF膜。

如圖8a和圖8b所示，對上述兩個半導體存儲器晶圓分別進行切割，得到第一存儲芯片110和第二存儲芯片210。可選的，切割采取標準半導體晶圓切割方法，如機械切割或者激光切割等方式。

如圖9a，圖9b和圖9c所示，在載板300上，用半導體貼片設備將第一存儲芯片110的主動面朝上，以所謂的“Chip-to-Wafer”的方式，貼到載板300上臨時鍵合膠301的上表面，實現第一存儲芯片110在載板上的再配置。類似地，用半導體貼片設備將第二存儲芯片210的主動面朝上，以所謂“Chip-to-Chip”的方式，分別置放到第一存儲芯片110的主動面上，形成一體結構，該一體結構可以形象地理解為一個“超級芯片”。置放第二存儲芯片210時，第二存儲芯片210與第一存儲芯片110有一個位置上的錯開以露出第一存儲芯片110主動面上的第一層內導電柱122。通過這樣的置放，也實現了第二存儲芯片210在載板300上的再重置。將貼完一體結構的載板置于一個具有一定高壓的烘箱里。加壓以排擠出滯留于各貼片界面的氣泡，確保貼片界面的完整性，同時對DAF材料進行預固化處理。

如圖10所示，沉積介質材料對包含一體結構的載板進行固封，形成固封層302，即填充包覆一體結構的空隙和表面。固封層302的高度應比一體結構中的第一層內導電柱高。沉積方法可為旋涂，印刷，有機疊層或者塑封等。介質材料一般為有機熱固材料，但并不排除為絕緣非有機材料。

如圖11所示，對固封層302進行減薄處理，減薄直到一體結構上所有的層內導電柱表面露出。減薄方法采用半導體制造的標準磨拋技術。此時，固封介質材料表面離一體結構最上端表面，即第二存儲芯片210的主動面210a的距離為20μm左右。

在一體結構上方形成復合絕緣層可以包括：

在一體結構上方形成下部絕緣層，以及在下部絕緣層上形成第一通孔；

在下部絕緣層上方形成重布線層，重布線層通過第一通孔與所述層內導電柱電連接；

在所述重布線層上方形成上部絕緣層。

具體的工程上的方法如下：如圖12所示，在固封層302的上表面沉積可光刻的下部絕緣層401。下部絕緣層401的材料包括感光樹脂和可以通過干法刻蝕等工藝形成圖形的樹脂，例如聚酰亞胺、感光型環氧樹脂、雙苯環丁烯樹脂以及苯基并二惡唑樹脂中的一種或者多種，下部絕緣層401的厚度為5～7μm。

采用半導體器件晶圓制作的標準工藝，對下部絕緣層401進行圖形制作，形成第一通孔，且第一通孔直至一體結構中各層內導電柱的表面，以露出各層內導電柱(圖中未示出)。

如圖13所示，采用標準半導體制作工藝，在下部絕緣層401上制作重布線層403。該過程包含一系列的薄膜沉積、電鍍、光刻、顯影以及蝕刻等工藝制作。重布線層403一邊的終端經下部絕緣層401上的第一通孔與一體結構中的層內導電柱122和222相連，以引出第一存儲芯片110和第二存儲芯片210的電連接。重布線層403的材料可以為金屬材料，如Al、Au、Cr、Ni、Cu、Mo、Ti、Ta、Ni-Cr、W等及其合金。

如圖14所示，在重布線層403及下部絕緣層401上制作可光刻的上部絕緣層405，以形成存儲芯片組310。上部絕緣層405的材料包括感光樹脂和可以通過干法刻蝕等工藝形成圖形的樹脂，例如聚酰亞胺、感光型環氧樹脂、雙苯環丁烯樹脂、苯基并二惡唑樹脂中的一種或者多種。上部絕緣層405的厚度為5～7μm。

采用半導體器件晶圓制作的標準工藝，對上部絕緣層405進行圖形制作，形成第二通孔，且該第二通孔直至重布線層403各相應端面，使其露出。上部絕緣層405圖形制作可采用標準半導體的前道或中道工藝，如通過曝光、顯影、濕法或干法刻蝕等工藝。

形成上部絕緣層之后，在所述上部絕緣層上形成層間導電柱，所述層間導電柱用于連接相鄰的兩個存儲芯片組。

具體的，如圖15所示，在上部絕緣層405上，采用半導體晶圓制作的標準工藝，制作一體結構的層間導電柱407。層間導電柱407的一端通過上部絕緣層405的第二通孔，與重布線層403各相應端面連接。層間導電柱407另一端的高度應比上部絕緣層405的表面高出100～120μm左右。層間導電柱407的制作可采用半導體制作標準技術實現，如真空沉積、電鍍以及化學鍍等。層間導電柱407為金屬材料，如Cu、Ni、Pd、Ag、Au或其合金等。本發明實施例提供的層間導電柱的制作方法，在形成的復合絕緣層上方首先先制作層間導電柱，然后制作一體結構和一體結構的介電質填充，并且可以采用低廉的熱固材料作為填充的介電質，而不是昂貴的厚層光敏介電材料，進而免去在固封層使用光刻等工藝，生產成本下降；同時由于不需要對固封材料進行激光鉆孔，也解決了激光鉆孔對節距限制的困難，從而滿足大容量傳感器制作對超細節距的要求。

至此，完成一個存儲芯片組的制作。

下面，對另一個存儲芯片組的制備進行說明：

如圖16所示，用半導體貼片設備將上述的一體結構的主動面朝上，根據設計位置，以所謂的“Chip-to-Wafer”的方式，繼續貼到載板300上的第一上部絕緣層405上。需要說明的是，每個存儲芯片組中的一體結構可以相同，即包括第一存儲芯片110、第二存儲芯片120以及位于第一存儲芯片110主動面上的層內導電柱122和位于第二存儲芯片120主動面上的層內導電柱222。

如圖17所示，再次沉積介質材料對整個載板進行固封，形成固封層502，即填充包覆一體結構的空隙和表面。固封層502的高度應比一體結構中的所有層內導電柱及層間導電柱407要高。沉積方法可為旋涂，印刷，有機疊層和塑封等。介質材料一般為有機熱固材料，但不排除為絕緣非有機材料。

如圖18所示，對固封層502進行減薄處理，減薄直到一體結構上的層內導電柱和層間導電柱407表面露出。減薄方法采用半導體制造的標準磨拋技術。磨拋后，固封層502上表面離一體結構上最上端表面的距離為20μm左右。

如圖19所示，在固封層502的正面涂覆可光刻的下部絕緣層501。下部絕緣層501的材料包括感光樹脂和可以通過干法刻蝕等工藝形成圖形的樹脂，例如聚酰亞胺、感光型環氧樹脂、雙苯環丁烯樹脂、苯基并二惡唑樹脂中的一種或者多種，下部絕緣層501的厚度為5～7μm。

采用半導體器件晶圓制作的標準工藝，對下部絕緣層501進行圖形制作，形成第一通孔，且第一通孔直至一體結構中各層內導電柱的表面，以露出各層內導電柱(圖中未示出)。

如圖20所示，采用標準半導體制作工藝，在下部絕緣層501上制作重布線層503。該過程包含一系列的薄膜沉積、電鍍、光刻、顯影以及蝕刻等工藝制作。重布線層503一邊的終端經下部絕緣層501上的第一通孔與一體結構中的層內導電柱相連，以引出第一存儲芯片110和第二存儲芯片210的電連接。重布線層503的材料可以為金屬材料，如Al、Au、Cr、Ni、Cu、Mo、Ti、Ta、Ni-Cr、W等及其合金。

在重布線層503及下部絕緣層501上制作可光刻的上部絕緣層505，以形成第二層存儲芯片組510。上部絕緣層505的材料包括感光樹脂和可以通過干法刻蝕等工藝形成圖形的樹脂，例如聚酰亞胺、感光型環氧樹脂、雙苯環丁烯樹脂、苯基并二惡唑樹脂中的一種或者多種。上部絕緣層505的厚度為5～7μm。

采用半導體器件晶圓制作的標準工藝，對上部絕緣層505進行圖形制作，形成第二通孔，且該第二通孔直至重布線層503各相應端面，使其露出。上部絕緣層505圖形制作可采用標準半導體的前道或中道工藝，如通過曝光、顯影、濕法或干法刻蝕等工藝。

形成上部絕緣層之后，首先在所述上部絕緣層上形成層間導電柱，所述層間導電柱用于連接相鄰的兩個存儲芯片組。

具體地，如圖21所示，在上部絕緣層505上，采用半導體晶圓制作的標準工藝，制作一體結構的層間導電柱507。層間導電柱507的一端通過上部絕緣層505的第二通孔，與重布線層503各相應端面連接。層間導電柱507另一端的高度應比上部絕緣層505的表面高出100～120μm左右。層間導電柱507的制作可采用半導體制作標準技術實現，如真空沉積、電鍍以及化學鍍等。這樣，一體結構中的各存儲芯片通過重布線層403和一體結構的層導電柱407一起實現了與外界的電連接。層間導電柱507與層間導電柱407一樣，為金屬材料，如，Cu、Ni、Pd、Ag、Au或其合金等。

至此，完成第二層存儲芯片組的制作。

綜上，本發明實施例描述的具有大容量存儲能力的存儲芯片組，在經歷了兩大輪工藝循環后，形成了兩層“超級芯片”結構，實現了四層存儲芯片堆疊。下面的步驟基本上是重復以上的循環，繼續，直至完成四層“超級芯片”結構(即實現八層存儲芯片堆疊)，在這不予以詳述。

如圖22所示，310、510、610和710為存儲芯片組；602和702為介電質固封層；601和701為下部絕緣層，701和705為上部絕緣層；603和703重布線層；507和607為存儲芯片組的層間導電柱；705為絕緣鈍化層。

“超級芯片”間空隙填充，包覆介電質的沉積方法可為旋涂，印刷，有機疊層(laminate)或塑封等。其材料性質一般為有機熱固材料，但并不排除為絕緣非有機材料。絕緣介電質的沉積可采用標準半導體的前道或中道工藝，如通過曝光、顯影、濕法或干法刻蝕等工藝。絕緣介電質材料包括感光樹脂和可以通過干法刻蝕等工藝形成圖形的樹脂，例如聚酰亞胺、感光型環氧樹脂、BCB(雙苯環丁烯樹脂)、PBO(苯基并二惡唑樹脂)中的一種或者多種。RDL層的制作包含一系列的薄膜沉積、電鍍、光刻、顯影、蝕刻等工藝。RDL材料為金屬材料，如Al、Au、Cr、Ni、Cu、Mo、Ti、Ta、Ni-Cr、W等及其合金。“超級芯片”層間導電柱的制作可采用半導體制作標準技術實現，如，真空沉積，電鍍，化學鍍等。“超級芯片”層間導電柱為金屬材料，如Cu、Ni、Pd、Ag、Au或其合金等。絕緣鈍化層的制作采用標準半導體的前道或中道工藝，如通過曝光、顯影、濕法或干法刻蝕等工藝。鈍化層材料一般為有機材料，但不排除為無機材料。有機材料包括感光形成圖形的樹脂，例如聚酰亞胺、感光型環氧樹脂、阻焊油墨、綠漆、干膜、感光型增層材料、BCB(雙苯環丁烯樹脂)、PBO(苯基苯并二惡唑樹脂)中的一種或者多種。

為完成大容量存儲器件的制作，下面制作對外連接凸塊。

采用半導體器件晶圓制作的標準工藝，對絕緣鈍化層705進行圖形制作，形成第二通孔，且該第二通孔直至重布線層703各相應端面，使其露出。絕緣鈍化層705圖形制作可采用標準半導體的前道或中道工藝，如通過曝光、顯影、濕法或干法刻蝕等工藝。

如圖23所示，在絕緣鈍化層705的第二通孔處制作凸塊下金屬807，該凸塊下金屬807與重布線層703各端面焊盤相連。凸塊下金屬807的制作通過濺射、電鍍、真空蒸發沉積等工藝并輔以光刻、顯影、刻蝕等工藝實現。凸塊下金屬的材料為與焊料Wetting(相親和)的金屬或合金，如Ni、Cu、Pt、Ag及其合金。隨后，在凸塊下金屬807上制作對外連接凸塊907。其制作可以通過電鍍、印刷、植球、放球等工藝。然后再進行回流工藝。回流可以通過熱傳導、對流、輻射等實現。對外連接凸塊907的材料主要為焊料金屬。如，Sn、Ag、Cu、Pb、Au、Ni、Zn、Mo、Ta、Bi、In、等及其合金。

如圖24所示，去除載板和臨時鍵合膠。載板和臨時鍵合膠可以通過機械、加熱、化學、激光等方式去除。然后，對整個大容量存儲器再購“晶圓”進行翻轉(Flip Over)，使第一存儲芯片組310中的第一存儲芯片110的非主動面110b和固封層302的下表面處于最頂層表面。

如圖25所示，在第一存儲芯片110的非主動面110b及固封層302的下表面上沉積一層保護膜909。保護膜909的沉積可以有多種方式，如：旋涂、噴涂、印刷、滾壓、熱壓，或真空壓合，等。保護膜材料為有機材料。

如圖26所示，最后對所形成的大容量存儲器結構，進行分離切割。

如圖27所示，經過以上工藝流程后得到單顆大容量半導體存儲器。

本發明實施例提供的半導體存儲器的制作方法，通過依次制作至少兩個存儲芯片組，以及制作層間導電柱，層間導電柱分別與上下相鄰的兩個存儲芯片組的重布線層電連接，且位于最上方的存儲芯片組的重布線層與對外連接凸塊電連接；其中任一存儲芯片組為至少兩個存儲芯片依次堆疊，至少兩個存儲芯片的層內導電柱錯開預設角度，并將至少兩個存儲芯片包封為一體結構，以及在一體結構上方形成復合絕緣層，復合絕緣層中形成有重布線層，重布線層與層內導電柱電連接。采用上述技術方法，可以有效提高存儲器的堆疊效率，并且降低堆疊難度。

注意，上述僅為本發明的較佳實施例及所運用技術原理。本領域技術人員會理解，本發明不限于這里所述的特定實施例，對本領域技術人員來說能夠進行各種明顯的變化、重新調整和替代而不會脫離本發明的保護范圍。因此，雖然通過以上實施例對本發明進行了較為詳細的說明，但是本發明不僅僅限于以上實施例，在不脫離本發明構思的情況下，還可以包括更多其他等效實施例，而本發明的范圍由所附的權利要求范圍決定。