應用于套筒天線的異質Ge基等離子pin二極管的制備方法與流程

本發明涉及半導體器件制造技術領域，特別涉及一種應用于套筒天線的異質Ge基等離子pin二極管的制備方法。

背景技術：

在現代化通信和遙感系統中，套筒天線以其良好的寬頻帶特性得到了較為廣泛的應用。近年來，套筒天線的理論研究日益受到人們的重視。此外，可重構天線，尤其是頻率可重構天線，能在多個頻率下工作，極大地拓展了天線的應用范圍，一直是國內外天線領域研究的重點之一。

國內外應用于等離子可重構天線的pin二極管采用的材料均為體硅材料，此材料存在本征區載流子遷移率較低問題，影響pin二極管本征區載流子濃度，進而影響其固態等離子體濃度；并且該結構的P區與N區大多采用注入工藝形成，此方法要求注入劑量和能量較大，對設備要求高，且與現有工藝不兼容；而采用擴散工藝，雖結深較深，但同時P區與N區的面積較大，集成度低，摻雜濃度不均勻，影響pin二極管的電學性能，導致固態等離子體濃度和分布的可控性差。

因此，如何選取合適的材料和制備工藝以生產出一種等離子pin二極管以應用于固態等離子天線就變得尤為重要。

技術實現要素：

因此，為解決現有技術存在的技術缺陷和不足，本發明提出一種應用于套筒天線的異質Ge基等離子pin二極管的制備方法。

本發明提供一種應用于套筒天線的異質Ge基等離子pin二極管的制備方法，所述套筒天線包括：半導體基片(1)、pin二極管天線臂(2)、第一pin二極管套筒(3)、第二pin二極管套筒(4)、同軸饋線(5)、直流偏置線(9、10、11、12、13、14、15、16、17、18、19)；

所述pin二極管天線臂(2)、所述第一pin二極管套筒(3)、所述第二pin二極管套筒(4)及所述直流偏置線(9、10、11、12、13、14、15、16、17、18、19)均制作于所述半導體基片(1)上；所述pin二極管天線臂(2)與所述第一pin二極管套筒(3)及所述第二pin二極管套筒(4)通過所述同軸饋線(5)連接，所述同軸饋線(5)的內芯線(7)連接所述pin二極管天線臂(2)且所述同軸饋線(5)的外導體(8)連接所述第一pin二極管套筒(3)及所述第二pin二極管套筒(4)，所述Ge基等離子pin二極管用于制作固態等離子天線；

所述制備方法包括步驟：

(a)選取某一晶向的GeOI襯底，在所述GeOI襯底表面形成第一保護層；

(b)利用光刻工藝在所述第一保護層上形成第一隔離區圖形；

(c)利用干法刻蝕工藝在所述第一隔離區圖形的指定位置處刻蝕所述第一保護層及所述GeOI襯底以形成隔離槽，且所述隔離槽的深度大于等于所述GeOI襯底的頂層Ge的厚度；

(d)填充所述隔離槽以形成所述Ge基等離子pin二極管的所述隔離區；

(e)刻蝕所述GeOI襯底形成P型溝槽和N型溝槽，所述P型溝槽和所述N型溝槽的深度小于所述GeOI襯底的頂層Ge的厚度；

(f)填充所述P型溝槽和所述N型溝槽，并采用離子注入在所述GeOI襯底的頂層Ge內形成P型有源區和N型有源區；

(g)在所述GeOI襯底上形成引線，以完成所述Ge基等離子pin二極管的制備。

在上述實施例的基礎上，在步驟(a)中，所述第一保護層包括第一二氧化硅層和第一氮化硅層；相應地，步驟(a)包括：

(a1)在所述GeOI襯底表面生成二氧化硅以形成第一二氧化硅層；

(a2)在所述第一二氧化硅層表面生成氮化硅以形成第一氮化硅層。

在上述實施例的基礎上，步驟(e)包括：

(e1)在所述GeOI襯底表面形成第二保護層；

(e2)利用光刻工藝在所述第二保護層上形成第二隔離區圖形；

(e3)利用干法刻蝕工藝在所述第二隔離區圖形的指定位置處刻蝕所述第二保護層及所述GeOI襯底以形成所述P型溝槽和所述N型溝槽。

在上述實施例的基礎上，所述第二保護層包括第二二氧化硅層和第二氮化硅層；相應地，步驟(e1)包括：

(e11)在所述GeOI襯底表面生成二氧化硅以形成第二二氧化硅層；

(e12)在所述第二二氧化硅層表面生成氮化硅以形成第二氮化硅層。

在上述實施例的基礎上，步驟(f)包括：

(f1)氧化所述P型溝槽和所述N型溝槽以使所述P型溝槽和所述N型溝槽的內壁形成氧化層；

(f2)利用濕法刻蝕工藝刻蝕所述P型溝槽和所述N型溝槽內壁的氧化層以完成所述P型溝槽和所述N型溝槽內壁的平整化；

(f3)填充所述P型溝槽和所述N型溝槽。

在上述實施例的基礎上，步驟(f3)包括：

(f31)利用多晶SiGe填充所述P型溝槽和所述N型溝槽；

(f32)平整化處理所述GeOI襯底后，在所述GeOI襯底上形成多晶SiGe層；

(f33)光刻所述多晶SiGe層，并采用帶膠離子注入的方法對所述P型溝槽和所述N型溝槽所在位置分別注入P型雜質和N型雜質以形成P型有源區和N型有源區且同時形成P型接觸區和N型接觸區；

(f34)去除光刻膠；

(f35)利用濕法刻蝕去除所述P型接觸區和所述N型接觸區以外的所述多晶SiGe層。

在上述實施例的基礎上，步驟(g)包括：

(g1)在所述GeOI襯底上生成二氧化硅；

(g2)利用退火工藝激活有源區中的雜質；

(g3)在所述P型接觸區和所述N型接觸區光刻引線孔以形成引線；

(g4)鈍化處理并光刻PAD以形成所述Ge基等離子pin二極管。

在上述實施例的基礎上，所述pin二極管天線臂(2)包括串行連接的pin二極管串(w1、w2、w3)，所述第一pin二極管套筒(3)包括串行連接的pin二極管串(w4、w5、w6)，所述第二pin二極管套筒(4)包括串行連接的pin二極管串(w7、w8、w9)，每個所述pin二極管串(w1、w2、w3、w4、w5、w6、w7、w8、w9)通過對應的所述直流偏置線(9、10、11、12、13、14、15、16、17、18、19)連接至直流偏置。

在上述實施例的基礎上，所述SPiN二極管串(w1、w2、w3、w4、w5、w6、w7、w8、w9)包括SPiN二極管，所述SPiN二極管包括P+區(27)、N+區(26)、本征區(22)、P+接觸區(23)及N+接觸區(24)；所述P+接觸區(23)分別連接所述P+區(27)與直流電源的正極，所述N+接觸區(24)分別連接所述N+區(26)與直流電源的負極。

在上述實施例的基礎上，所述直流偏置線(9、10、11、12、13、14、15、16、17、18、19)采用CVD工藝制作于所述半導體基片(1)上。

由上可知，本發明實施例通過對等離子pin二極管采用了異質結結構，從而提高了載流子的注入效率和電流，故使異質鍺基等離子pin二極管的性能優于同質等離子pin二極管。并且，本發明制備的應用于固態等離子可重構天線的GeOI基等離子pin二極管采用了一種基于刻蝕的GeOI深槽介質隔離工藝，有效地提高了器件的擊穿電壓，抑制了漏電流對器件性能的影響。另外，常規制作固態等離子pin二極管的P區與N區的制備工藝中，均采用注入工藝形成，此方法要求注入劑量和能量較大，對設備要求高，且與現有工藝不兼容；而采用擴散工藝，雖結深較深，但同時P區與N區的面積較大，集成度低，摻雜濃度不均勻，影響固態等離子pin二極管的電學性能，導致固態等離子體濃度和分布的可控性差。

通過以下參考附圖的詳細說明，本發明的其它方面和特征變得明顯。但是應當知道，該附圖僅僅為解釋的目的設計，而不是作為本發明的范圍的限定，這是因為其應當參考附加的權利要求。還應當知道，除非另外指出，不必要依比例繪制附圖，它們僅僅力圖概念地說明此處描述的結構和流程。

附圖說明

下面將結合附圖，對本發明的具體實施方式進行詳細的說明。

圖1為本發明實施例的一種可重構套筒天線的結構示意圖；

圖2為本發明實施例的一種異質Ge基等離子pin二極管的制備方法流程圖；

圖3為本發明實施例提供的一種異質Ge基等離子pin二極管的結構示意圖；

圖4是本發明實施例提供的一種異質Ge基等離子pin二極管串的結構示意圖；

圖5a-圖5r為本發明實施例的另一種異質Ge基等離子pin二極管的制備方法示意圖；

圖6為本發明實施例的另一種異質Ge基等離子pin二極管的結構示意圖。

具體實施方式

為使本發明的上述目的、特征和優點能夠更加明顯易懂，下面結合附圖對本發明的具體實施方式做詳細的說明。

本發明提出了一種應用于套筒天線的異質Ge基等離子pin二極管的制備方法。該異質Ge基等離子pin二極管是基于絕緣襯底上的鍺(Germanium-On-Insulator，簡稱GeOI)形成橫向pin二極管，其在加直流偏壓時，直流電流會在其表面形成自由載流子(電子和空穴)組成的固態等離子體，該等離子體具有類金屬特性，即對電磁波具有反射作用，其反射特性與表面等離子體的微波傳輸特性、濃度及分布密切相關。

GeOI橫向固態等離子pin二極管等離子可重構天線可以是由GeOI橫向固態等離子pin二極管按陣列排列組合而成，利用外部控制陣列中的固態等離子pin二極管選擇性導通，使該陣列形成動態固態等離子體條紋、具備天線的功能，對特定電磁波具有發射和接收功能，并且該天線可通過陣列中固態等離子pin二極管的選擇性導通，改變固態等離子體條紋形狀及分布，從而實現天線的重構，在國防通訊與雷達技術方面具有重要的應用前景。

以下，將對本發明制備的GeOI基固態等離子pin二極管的工藝流程作進一步詳細描述。在圖中，為了方便說明，放大或縮小了層和區域的厚度，所示大小并不代表實際尺寸。

實施例一

請參見圖1，圖1為本發明實施例的一種可重構套筒天線的結構示意圖。所述套筒天線包括：半導體基片(1)、pin二極管天線臂(2)、第一pin二極管套筒(3)、第二pin二極管套筒(4)、同軸饋線(5)、直流偏置線(9、10、11、12、13、14、15、16、17、18、19)；

所述pin二極管天線臂(2)、所述第一pin二極管套筒(3)、所述第二pin二極管套筒(4)及所述直流偏置線(9、10、11、12、13、14、15、16、17、18、19)均制作于所述半導體基片(1)上；所述pin二極管天線臂(2)與所述第一pin二極管套筒(3)及所述第二pin二極管套筒(4)通過所述同軸饋線(5)連接，所述同軸饋線(5)的內芯線(7)連接所述pin二極管天線臂(2)且所述同軸饋線(5)的外導體(8)連接所述第一pin二極管套筒(3)及所述第二pin二極管套筒(4)，所述Ge基等離子pin二極管用于制作固態等離子天線；

請參見圖2，圖2為本發明實施例的一種異質Ge基等離子pin二極管的制備方法流程圖。所述制備方法包括步驟：

(a)選取某一晶向的GeOI襯底，在所述GeOI襯底表面形成第一保護層；

在本步驟中，采用GeOI襯底的原因在于，對于固態等離子天線由于其需要良好的微波特性，而固態等離子pin二極管為了滿足這個需求，需要具備良好的隔離特性和載流子即固態等離子體的限定能力，而GeOI襯底由于其具有能夠與隔離槽方便的形成pin隔離區域、二氧化硅(SiO2)也能夠將載流子即固態等離子體限定在頂層Ge中，所以優選采用GeOI作為固態等離子pin二極管的襯底。

(b)利用光刻工藝在所述第一保護層上形成第一隔離區圖形；

(c)利用干法刻蝕工藝在所述第一隔離區圖形的指定位置處刻蝕所述第一保護層及所述GeOI襯底以形成隔離槽，且所述隔離槽的深度大于等于所述GeOI襯底的頂層Ge的厚度；

在本步驟中，隔離槽的深度大于等于頂層Ge的厚度，保證了后續槽中二氧化硅(SiO2)與GeOI襯底的氧化層的連接，形成完整的絕緣隔離。

(d)填充所述隔離槽以形成所述Ge基等離子pin二極管的所述隔離區；

(e)刻蝕所述GeOI襯底形成P型溝槽和N型溝槽，所述P型溝槽和所述N型溝槽的深度小于所述GeOI襯底的頂層Ge的厚度；

(f)填充所述P型溝槽和所述N型溝槽，并采用離子注入在所述GeOI襯底的頂層Ge內形成P型有源區和N型有源區；

(g)在所述GeOI襯底上形成引線，以完成所述Ge基等離子pin二極管的制備。

進一步地，在上述實施例的基礎上，在步驟(a)中，所述第一保護層包括第一二氧化硅層和第一氮化硅層；相應地，步驟(a)包括：

(a1)在所述GeOI襯底表面生成二氧化硅以形成第一二氧化硅層；

(a2)在所述第一二氧化硅層表面生成氮化硅以形成第一氮化硅層。

這樣做的好處在于，利用二氧化硅(SiO2)的疏松特性，將氮化硅(SiN)的應力隔離，使其不能傳導進頂層Ge，保證了頂層Ge性能的穩定；基于氮化硅(SiN)與Ge在干法刻蝕時的高選擇比，利用氮化硅(SiN)作為干法刻蝕的掩蔽膜，易于工藝實現。當然，可以理解的是，保護層的層數以及保護層的材料此處不做限制，只要能夠形成保護層即可。

進一步地，在上述實施例的基礎上，步驟(e)包括：

(e1)在所述GeOI襯底表面形成第二保護層；

(e2)利用光刻工藝在所述第二保護層上形成第二隔離區圖形；

(e3)利用干法刻蝕工藝在所述第二隔離區圖形的指定位置處刻蝕所述第二保護層及所述GeOI襯底以形成所述P型溝槽和所述N型溝槽。

其中，P型溝槽和N型溝槽的深度大于第二保護層厚度且小于第二保護層與GeOI襯底頂層Ge厚度之和。優選地，該P型溝槽和N型溝槽的底部距GeOI襯底的頂層Ge底部的距離為0.5微米～30微米，形成一般認為的深槽，這樣在形成P型和N型有源區時可以形成雜質分布均勻、且高摻雜濃度的P、N區和和陡峭的Pi與Ni結，以利于提高i區等離子體濃度。

進一步地，在上述實施例的基礎上，所述第二保護層包括第二二氧化硅層和第二氮化硅層；相應地，步驟(e1)包括：

(e11)在所述GeOI襯底表面生成二氧化硅以形成第二二氧化硅層；

(e12)在所述第二二氧化硅層表面生成氮化硅以形成第二氮化硅層。

這樣做的好處類似于第一保護層的作用，此處不再贅述。

進一步地，在上述實施例的基礎上，步驟(f)包括：

(f1)氧化所述P型溝槽和所述N型溝槽以使所述P型溝槽和所述N型溝槽的內壁形成氧化層；

(f2)利用濕法刻蝕工藝刻蝕所述P型溝槽和所述N型溝槽內壁的氧化層以完成所述P型溝槽和所述N型溝槽內壁的平整化；這樣做的好處在于：可以防止溝槽側壁的突起形成電場集中區域，造成Pi和Ni結擊穿。

(f3)填充所述P型溝槽和所述N型溝槽。

進一步地，在上述實施例的基礎上，步驟(f3)包括：

(f31)利用多晶SiGe填充所述P型溝槽和所述N型溝槽；

(f32)平整化處理所述GeOI襯底后，在所述GeOI襯底上形成多晶SiGe層；

(f33)光刻所述多晶SiGe層，并采用帶膠離子注入的方法對所述P型溝槽和所述N型溝槽所在位置分別注入P型雜質和N型雜質以形成P型有源區和N型有源區且同時形成P型接觸區和N型接觸區；

(f34)去除光刻膠；

(f35)利用濕法刻蝕去除所述P型接觸區和所述N型接觸區以外的所述多晶SiGe層。

進一步地，在上述實施例的基礎上，步驟(g)包括：

(g1)在所述GeOI襯底上生成二氧化硅；

(g2)利用退火工藝激活有源區中的雜質；

(g3)在所述P型接觸區和所述N型接觸區光刻引線孔以形成引線；

(g4)鈍化處理并光刻PAD以形成所述Ge基等離子pin二極管。

進一步地，在上述實施例的基礎上，請再次參考圖1，所述pin二極管天線臂(2)包括串行連接的pin二極管串(w1、w2、w3)，所述第一pin二極管套筒(3)包括串行連接的pin二極管串(w4、w5、w6)，所述第二pin二極管套筒(4)包括串行連接的pin二極管串(w7、w8、w9)，每個所述pin二極管串(w1、w2、w3、w4、w5、w6、w7、w8、w9)通過對應的所述直流偏置線(9、10、11、12、13、14、15、16、17、18、19)連接至直流偏置。

進一步地，在上述實施例的基礎上，請參考圖3和圖4，圖3為本發明實施例提供的一種異質Ge基等離子pin二極管的結構示意圖；圖4是本發明實施例提供的一種異質Ge基等離子pin二極管串的結構示意圖。所述SPiN二極管串(w1、w2、w3、w4、w5、w6、w7、w8、w9)包括SPiN二極管，所述SPiN二極管包括P+區(27)、N+區(26)、本征區(22)、P+接觸區(23)及N+接觸區(24)；所述P+接觸區(23)分別連接所述P+區(27)與直流電源的正極，所述N+接觸區(24)分別連接所述N+區(26)與直流電源的負極。

進一步地，在上述實施例的基礎上，所述直流偏置線(9、10、11、12、13、14、15、16、17、18、19)采用CVD工藝制作于所述半導體基片(1)上。

本發明提供的應用于套筒天線的異質Ge基等離子pin二極管的制備方法具備如下優點：

(1)pin二極管所使用的鍺材料，由于其高遷移率和大載流子壽命的特性，能有效提高了pin二極管的固態等離子體濃度；

(2)pin二極管采用異質結結構，由于I區為鍺，其載流子遷移率高且禁帶寬度比較窄，在P、N區填充多晶SiGe從而形成異質結結構，SiGe材料的禁帶寬度大于鍺，故可產生高的注入比，提高器件性能；

(3)pin二極管所使用的鍺材料由于其氧化物GeO熱穩定性差的特性，P區和N區深槽側壁平整化的處理可在高溫環境自動完成，簡化了材料的制備方法。

(4)pin二極管采用了一種基于刻蝕的深槽介質隔離工藝，有效地提高了器件的擊穿電壓，抑制了漏電流對器件性能的影響。

實施例二

請參見圖5a-圖5r，圖5a-圖5r為本發明實施例的另一種異質Ge基等離子pin二極管的制備方法示意圖。在上述實施例一的基礎上，以制備溝道長度為22nm(固態等離子區域長度為100微米)的GeOI基固態等離子pin二極管為例進行詳細說明，具體步驟如下：

步驟1，襯底材料制備步驟：

(1a)如圖5a所示，選取(100)晶向，摻雜類型為p型，摻雜濃度為1014cm-3的GeOI襯底片101，頂層Ge的厚度為50μm；

(1b)如圖5b所示，采用化學氣相沉積(Chemical vapor deposition，簡稱CVD)的方法，在GeOI襯底上淀積一層40nm厚度的第一SiO2層201；

(1c)采用化學氣相淀積的方法，在襯底上淀積一層2μm厚度的第一Si3N4/SiN層202；

步驟2，隔離制備步驟：

(2a)如圖5c所示，通過光刻工藝在上述保護層上形成隔離區，濕法刻蝕隔離區第一Si3N4/SiN層202，形成隔離區圖形；采用干法刻蝕，在隔離區形成寬5μm，深為50μm的深隔離槽301；

(2b)如圖5d所示，采用CVD的方法，淀積SiO2 401將該深隔離槽填滿；

(2c)如圖5e所示，采用化學機械拋光(Chemical Mechanical Polishing，簡稱CMP)方法，去除表面第一Si3N4/SiN層202和第一SiO2層201，使GeOI襯底表面平整；

步驟3，P、N區深槽制備步驟：

(3a)如圖5f所示，采用CVD方法，在襯底上連續淀積延二層材料，第一層為300nm厚度的第二SiO2層601，第二層為500nm厚度的第二Si3N4/SiN層602；

(3b)如圖5g所示，光刻P、N區深槽，濕法刻蝕P、N區第二Si3N4/SiN層602和第二SiO2層601，形成P、N區圖形；采用干法刻蝕，在P、N區形成寬4μm，深5μm的深槽701，P、N區槽的長度根據在所制備的天線中的應用情況而確定；

(3c)如圖5h所示，在850℃下，高溫處理10分鐘，氧化槽內壁形成氧化層801，以使P、N區槽內壁平整；

(3d)如圖5i所示，利用濕法刻蝕工藝去除P、N區槽內壁的氧化層801。

步驟4，P、N接觸區制備步驟：

(4a)如圖5j所示，采用CVD的方法，在P、N區槽中淀積多晶SiGe1001，并將溝槽填滿；

(4b)如圖5k所示，采用CMP，去除表面多晶SiGe1001與第二Si3N4/SiN層602，使表面平整；

(4c)如圖5l所示，采用CVD的方法，在表面淀積一層多晶SiGe1201，厚度為200～500nm；

(4d)如圖5m所示，光刻P區有源區，采用帶膠離子注入方法進行p+注入，使P區有源區摻雜濃度達到0.5×1020cm-3，去除光刻膠，形成P接觸1301；

(4e)光刻N區有源區，采用帶膠離子注入方法進行n+注入，使N區有源區摻雜濃度為0.5×1020cm-3，去除光刻膠，形成N接觸1302；

(4f)如圖5n所示，采用濕法刻蝕，刻蝕掉P、N接觸區以外的多晶SiGe1201，形成P、N接觸區；

(4g)如圖5o所示，采用CVD的方法，在表面淀積SiO21501，厚度為800nm；

(4h)在1000℃，退火1分鐘，使離子注入的雜質激活、并且推進多晶SiGe中雜質；

步驟5，構成PIN二極管步驟：

(5a)如圖5p所示，在P、N接觸區光刻引線孔1601；

(5b)如圖5q所示，襯底表面濺射金屬，在750℃合金形成金屬硅化物1701，并刻蝕掉表面的金屬；

(5c)襯底表面濺射金屬，光刻引線；

(5d)如圖5r所示，淀積Si3N4/SiN形成鈍化層1801，光刻PAD，形成PIN二極管，作為制備固態等離子天線材料。

本實施例中，上述各種工藝參數均為舉例說明，依據本領域技術人員的常規手段所做的變換均為本申請之保護范圍。

本發明制備的應用于固態等離子可重構天線的pin二極管，首先，所使用的鍺材料，由于其高遷移率和大載流子壽命的特性，提高了pin二極管的固態等離子體濃度；另外，Ge基pin二極管的P區與N區采用了基于刻蝕的深槽刻蝕的多晶SiGe鑲嵌工藝，該工藝能夠提供突變結pi與ni結，并且能夠有效地提高pi結、ni結的結深，使固態等離子體的濃度和分布的可控性增強，有利于制備出高性能的等離子天線；其次，鍺材料由于其氧化物GeO熱穩定性差的特性，P區和N區深槽側壁平整化的處理可在高溫環境自動完成，簡化了材料的制備方法；再次，本發明制備的應用于固態等離子可重構天線的GeOI基pin二極管采用了一種基于刻蝕的深槽介質隔離工藝，有效地提高了器件的擊穿電壓，抑制了漏電流對器件性能的影響。

實施例三

請參照圖6，圖6為本發明實施例的另一種異質Ge基等離子pin二極管的結構示意圖。該異質Ge基等離子pin二極管采用上述如圖2所示的制備方法制成，具體地，該Ge基等離子pin二極管在GeOI襯底301上制備形成，且pin二極管的P區304、N區305以及橫向位于該P區304和該N區305之間的I區均位于該GeOI襯底的頂層Ge302內。其中，該pin二極管可以采用STI深槽隔離，即該P區304和該N區305外側各設置有一隔離槽303，且該隔離槽303的深度大于等于該頂層Ge302的厚度。

綜上所述，本文中應用了具體個例對本發明固態等離子pin二極管及其制備方法的原理及實施方式進行了闡述，以上實施例的說明只是用于幫助理解本發明的方法及其核心思想；同時，對于本領域的一般技術人員，依據本發明的思想，在具體實施方式及應用范圍上均會有改變之處，綜上所述，本說明書內容不應理解為對本發明的限制，本發明的保護范圍應以所附的權利要求為準。