集成電路角落的使用方法與流程

本發明涉及一種使用方法，特別是涉及一種集成電路角落的使用方法。

背景技術：

通常集成電路在設計時是會被設計成正方形，也有少數被設計成長方形的。

無論集成電路的晶粒(Die)被設計成正方形或者長方形都有四個角落(Corner)，被標記為Core的為內核區域，現在集成電路角落的使用方案概括起來有以下幾種：

一，空置，就是什么都不放；

二，選擇一個角落放置芯片的標記信息(LOGO)；

三，保護環(Guardring)；

四，前述三條中任意兩條同時使用；

五，前述第一，第二，第三三條同時使用。

容易發現即使按照前述的第五條來利用集成電路的角落，也是存在硅片的浪費的。

特別是對于集成電路的電源、地及輸入輸出端口比較多的情況：為敘述方便，集成電路版圖中“電源、地及輸入輸出端口”所對應的區域以下簡稱為IO-RING。

現有技術會存在一個“內核區”(Core)和外圍用于放置電源、地及輸入輸出端口的“IO-RING”以及四個角落(Corner)；如果有較多的電源、地及輸入輸出端口而導致的集成電路外圍一圈安排這些電路(電源、地及輸入輸出)特別緊張，這時通常會把實現同樣功能(防靜電，防止閂鎖效應)的IO-RING電路橫向壓縮、縱向拉伸，最終成為“瘦高”型的；如此一來，“瘦高”型的IO-RING集成電路的角落的面積是大于兩側都是“矮胖”型的IO-RING所形成的角落的面積。

當兩側都是這種“瘦高”型IO-RING時，兩邊“瘦高”型的IO-RING就形成一個更大面積的集成電路角落(Corner)，該角落所占用的硅片面積勢必比較大，這類比較大面積的集成電路角落對應的硅片面積被浪費是很可惜的。

技術實現要素：

本發明所要解決的技術問題是提供一種集成電路角落的使用方法，其可提升集成電路硅片面積的有效使用率。

本發明是通過下述技術方案來解決上述技術問題的：一種集成電路角落的使用方法，其特征在于，其包括以下步驟：

步驟一，角落放置電源和地的環線，用符合挖槽設計規則的金屬連線銜接兩個互為垂直方向IO-RING對應的電源線和地線；

步驟二，在步驟一所述電源線金屬線區域的正下方放置用于防止閂鎖效應的N-Well及N-tap，打上足夠多的歐姆接觸，并通過金屬及過孔連至該較寬金屬電源線；

步驟三，在一條所述地線金屬線區域的正下方放置用于防止閂鎖效應的P-Well及P-tap，打上足夠多的歐姆接觸空，并通過金屬及過孔連至該較寬金屬地線；

步驟四，在符合晶圓代工廠防止閂鎖效應設計規則的條件下修改前面步驟一至步驟三；

步驟五，按照晶圓代工廠版圖圖層設計規則繪制符合最小規則的測試版圖，將這些待測試的圖層繪制的版圖放置在集成電路的角落；

步驟六，放置該集成電路信息的標記或者用于集成電路封裝時定位的標記；

步驟七，如果想要測試晶圓代工廠的某項工藝參數，也可以設計特定的電路并連上金屬焊點，把這個模塊放置在集成電路的角落，等待流片回來測試。

優選地，所述角落的數量為四個，四個角落內所放置的電路不能完全一樣。

本發明的積極進步效果在于：本發明可提升集成電路硅片面積的有效使用率，結構簡單，降低成本。

附圖說明

圖1為本發明集成電路角落的使用方法形成的集成電路結構示意圖。

具體實施方式

下面結合附圖給出本發明較佳實施例，以詳細說明本發明的技術方案。

本發明集成電路角落的使用方法包括以下步驟：

步驟一，角落(Corner)放置電源和地的環線，用符合挖槽(Slot)設計規則的金屬連線銜接兩個互為垂直方向IO-RING對應的電源線和地線；

步驟二，在步驟一所述電源線金屬線區域的正下方放置用于防止閂鎖效應(Latch-Up)的N-Well(N阱)及N-tap(N塞)，打上足夠多的歐姆接觸(Contact)，并通過金屬及過孔連至該較寬金屬電源線；

步驟三，在步驟一所述地線金屬線區域的正下方放置用于防止閂鎖效應(Latch-Up)的P-Well(P阱)及P-tap(P塞)，打上足夠多的歐姆接觸空(Contact)，并通過金屬及過孔連至該較寬金屬地線；

步驟四，在符合晶圓代工廠防止閂鎖效應(Latch-Up)設計規則的條件下修改前面步驟一至步驟三，目的是為了使被修改的角落可以放置如下電路：

(1)電源啟動電路(Power On Reset)；

(2)晶體震蕩電路(Crystal)；

(3)帶隙基準電路(Band-gap)；

(4)運算放大器電路(Operational Amplifier)；

(5)有特別需要的晶體管、電阻、電容等電路元器件；

(6)測試用電路或者晶體管、電阻、電容等電路元器件；

(7)與需要測試電路相連接的金屬焊點(PAD)。

本條目所列舉的電路或者元器件不是本方法要求必須放置的，而是根據角落可使用面積的大小做版圖的修改和調整來綜合考慮放置它們的可行性來定奪的；如果有些元器件比較敏感，對周圍環境的要求比較苛刻，放置角落可能會影響其電路本身的性能，這種電路就不要放置在角落了；

步驟五，按照晶圓代工廠版圖圖層設計規則繪制符合最小規則的測試版圖(主要是測試單圖層的最細線寬，最窄間隔)，將這些待測試的圖層繪制的版圖放置在集成電路的角落；

步驟六，放置該集成電路信息的標記(LOGO)或者用于集成電路封裝時定位的標記；

步驟七，如果想要測試晶圓代工廠的某項工藝參數，也可以設計特定的電路(目的是為了檢測該工廠的工藝參數)并連上金屬焊點(PAD)，把這個模塊放置在集成電路的角落，等待流片回來測試。

為避免芯片封裝時沒有識別標記，利用四個角落(Corner)時，四個角落(Corner)內所放置的電路不能完全一樣。

本發明集成電路角落的使用方法形成的結構如圖1所示，其中LOGO表示標記，Module表示模塊，VSS-Ring表示VSS環，VDD-Ring表示VDD環。在角落放置晶體管、電阻、電容等電路設計、防靜電、抗閂鎖或測試所用的元器件；或者把實現特定功能的小模塊單元從Core區域搬過來放置在集成電路的角落(Corner)區域里；設計特定的電路來測試晶圓代工廠某項工藝參數的電路，把它放置在集成電路的角落(Corner)區域里以便流片回來測試。設計想要測試的圖層版圖放置在集成電路的角落(Corner)區域里以便流片回來顯微鏡下觀看、測試、評估對應的圖層。

以上所述的具體實施例，對本發明的解決的技術問題、技術方案和有益效果進行了進一步詳細說明，所應理解的是，以上所述僅為本發明的具體實施例而已，并不用于限制本發明，凡在本發明的精神和原則之內，所做的任何修改、等同替換、改進等，均應包含在本發明的保護范圍之內。