陣列基板制備方法及陣列基板的制作方法
【專利摘要】本發明提供一種陣列基板制備方法及陣列基板，包括有源層成膜工藝，該有源層成膜工藝包括以下步驟：S10，在柵絕緣層上形成第一金屬氧化層；S20，對第一金屬氧化層進行退火工藝；S30，在完成退火工藝之后的第一金屬氧化層上形成第二金屬氧化層。本發明提供的陣列基板制備方法，其可以減少源漏電極與有源層之間的接觸氧化，降低二者的接觸電阻，從而可以提高電子遷移率，進而提高產品品質和性能。
【專利說明】
陣列基板制備方法及陣列基板
技術領域
[0001] 本發明設及顯示技術領域，具體地，設及一種陣列基板制備方法及陣列基板。
【背景技術】
[0002] 近年來，隨著液晶顯示器尺寸的不斷增大，驅動電路的頻率不斷提高，現有的非晶 娃薄膜晶體管遷移率很難滿足需求。高遷移率的薄膜晶體管有多晶娃薄膜晶體管和金屬氧 化物薄膜晶體管，盡管對多晶娃薄膜晶體管的研究比較早，但是多晶娃薄膜晶體管的均一 性差，制作工藝復雜。金屬氧化物薄膜晶體管(IGZO TFT)具有工藝簡單、大面積沉積均勻性 好、響應速度快、可見光范圍內透過率高等特點，可W更好地滿足大尺寸液晶顯示器和有源 有機電致發光的需求，引起了學術界和工業界的廣泛關注。
[0003] 在金屬氧化物薄膜晶體管中，氧空位是載流子的主要來源，然而過多的氧空位會 導致有源層內部缺陷太多，進而影響器件性能。因此，金屬氧化物薄膜必須在大氣或者氧氣 環境中，通過退火來消除過多的氧空位，同時減少有源層內部的缺陷。退火后的金屬氧化物 薄膜內部和表面的氧含量將增大，進而其電阻率增大了 2~3個數量級。
[0004] 但是，在源漏電極的制備完成之后，源漏電極的金屬原子很容易與有源層中的氧 形成接觸氧化。接觸氧化將大大增加源漏電極與有源層之間的接觸電阻，影響電子遷移率， 使得器件的性能降低。
【發明內容】
[0005] 本發明旨在至少解決現有技術中存在的技術問題之一，提出了一種陣列基板制備 方法及陣列基板，其可W減少源漏電極與有源層之間的接觸氧化，降低二者的接觸電阻，從 而可W提局電子遷移率，進而提局廣品品質和性能。
[0006] 為實現本發明的目的而提供一種陣列基板制備方法，包括有源層成膜工藝，所述 有源層成膜工藝包括W下步驟：
[0007] S10,在柵絕緣層上形成第一金屬氧化層；
[000引S20，對所述第一金屬氧化層進行退火工藝；
[0009] S30,在完成所述退火工藝之后的所述第一金屬氧化層上形成第二金屬氧化層。
[0010] 優選的，在完成所述步驟S30之后，還包括半色調掩膜工藝，其包括W下步驟：
[0011] S31，在所述第二金屬氧化層上涂布光刻膠；
[0012] S32,采用半色調掩膜版對所述第二金屬氧化層進行圖案化，在此過程中，使位于 與形成源漏電極之間的溝道區相對應的區域保留部分厚度的所述光刻膠。
[0013] 優選的，在完成所述步驟S20之后，且在進行所述步驟S30之前，還包括半色調掩膜 工藝，其包括W下步驟：
[0014] S21，在所述第一金屬氧化層上涂布光刻膠；
[0015] S22,采用半色調掩膜版對所述第一金屬氧化層進行圖案化工藝，在此過程中，保 留形成源漏電極之間的溝道區所對應區域的部分厚度的光刻膠。
[0016] 優選的，在完成所述步驟S30之后，還包括源漏電極制備工藝，其包括W下步驟：
[0017] S40，在所述第二金屬氧化層上制備源漏金屬層；
[0018] S50,同時對所述第二金屬氧化層和所述源漏金屬層進行圖案化工藝，W形成所述 溝道區，并去除所述溝道區所對應區域的所述部分厚度的光刻膠。
[0019] 優選的，在完成所述步驟S32之后，還包括源漏電極制備工藝，其包括W下步驟：
[0020] S40,在所述第二金屬氧化層上制備源漏金屬層；
[0021] S50,對所述源漏金屬層進行圖案化工藝，W形成所述溝道區，并去除所述溝道區 所對應區域的所述部分厚度的光刻膠。
[0022] 優選的，所述第一金屬氧化層的厚度為400~々OOA。
[002引優選的，所述第二金屬氧化層的厚度為30-50A。
[0024] 優選的，所述第一金屬氧化層和第二金屬氧化層采用相同的材料。
[0025] 優選的，所述第一金屬氧化層和第二金屬氧化層所采用的材料包括Zn0、InZn0、 ZnSnO 或者 Zr InZnO。
[0026] 作為另一個技術方案，本發明還提供一種陣列基板，包括設置在柵絕緣層上的有 源層，所述有源層包括：
[0027] 經過退火工藝的第一金屬氧化層；W及
[0028] 設置在所述第一金屬氧化層上，且未經退火工藝的第二金屬氧化層。
[0029] 本發明具有W下有益效果：
[0030] 本發明提供的陣列基板制備方法及陣列基板的技術方案中，其在經過退火工藝的 第一金屬氧化層上設置未經退火工藝的第二金屬氧化層。由于未經退火工藝的第二金屬氧 化層具有內部和表面氧含量少、導電性能好的特定，因此，W該第二金屬氧化層作為緩沖 層，可W避免源漏電極與氧含量較高的第一金屬氧化層直接接觸，從而可W減少源漏電極 與有源層之間的接觸氧化，降低二者的接觸電阻，從而可W提高電子遷移率，進而提高產品 品質和性能。
【附圖說明】
[0031 ]圖1為本發明第一實施例提供的陣列基板制備方法的流程框圖；
[0032] 圖2為本發明第二實施例提供的陣列基板制備方法的流程框圖；
[0033] 圖3為本發明第=實施例提供的陣列基板制備方法的流程框圖；
[0034] 圖4為本發明實施例提供的陣列基板的剖視圖；
[0035] 圖5為本發明實施例采用的一種像素俯視圖；W及
[0036] 圖6為本發明實施例采用的另一種像素俯視圖。
【具體實施方式】
[0037] 為使本領域的技術人員更好地理解本發明的技術方案，下面結合附圖來對本發明 提供的陣列基板制備方法及陣列基板進行詳細描述。
[0038] 請一并參閱圖1~圖6,陣列基板制備方法主要包括:依次在襯底1上形成柵極2、形 成柵絕緣層3、形成有源層、形成源漏電極6、形成像素電極7、形成純化層8和形成公共電極 9。本發明提供的陣列基板制備方法是針對形成有源層的工藝進行的改進，具體地，圖1為本 發明第一實施例提供的陣列基板制備方法的流程框圖。請參閱圖I，陣列基板制備方法包括 有源層成膜工藝。該有源層成膜工藝包括W下步驟：
[0039] SlOl，在柵絕緣層3上形成第一金屬氧化層4。
[0040] S102,對該第一金屬氧化層4進行退火工藝。
[0041 ] S103,在完成退火工藝之后的第一金屬氧化層4上形成第二金屬氧化層5。
[0042] 由于未經退火工藝的第二金屬氧化層5具有內部和表面氧含量少、導電性能好的 特定，因此，W該第二金屬氧化層5作為緩沖層，可W避免源漏電極6與氧含量較高的第一金 屬氧化層4直接接觸，從而可W減少源漏電極6與有源層之間的接觸氧化，降低二者的接觸 電阻，從而可W提高電子遷移率，進而提高產品品質和性能。
[0043] 優選的，第一金屬氧化層4的厚度為400~600A。第二金屬氧化層5的厚度為 30~50A。經檢測，采用本實施例提供的陣列基板制備方法獲得的陣列基板，源漏電極6與 有源層的接觸電阻可由8.2千歐降低至7.6千歐，大約降低了 500歐姆，電子遷移率提高了約 10%，從而提局了廣品品質和性能。
[0044] 優選的，第一金屬氧化層4和第二金屬氧化層5采用相同的材料，運可W使二者相 接觸的界面接觸緊密，從而可W有效阻止后續使用中水汽的侵入，進而可W提高陣列基板 的壽命。在實際應用中，第一金屬氧化層4和第二金屬氧化層5所采用的材料包括ZnO、 InZnO、ZnSnO或者Zr InSiO等的金屬氧化物。
[0045] 圖2為本發明第二實施例提供的陣列基板制備方法的流程框圖。請參閱圖2,在完 成上述步驟S103之后，還包括半色調掩膜工藝，其包括W下步驟：
[0046] S104,在第二金屬氧化層5上涂布光刻膠。
[0047] S105,采用半色調掩膜版對第二金屬氧化層5進行圖案化，在此過程中，使位于與 形成源漏電極6之間的溝道區相對應的區域保留部分厚度的光刻膠。
[004引在步驟S104中，光刻膠的厚度為200~.2000A。
[0049] 在步驟S105中，采用半色調掩膜版對第二金屬氧化層5進行圖案化，在圖案化過程 中，光刻膠在經過曝光、顯影之后，形成光刻膠完全去除區、光刻膠部分保留區和光刻膠完 全保留區。其中，光刻膠完全保留區對應待形成的源漏電極覆蓋的區域;光刻膠完全去除區 對應除有源層之外的其余區域，該光刻膠完全去除區內的有源層通過刻蝕工藝去除;之后， 采用一定光強的紫外線照射光刻膠部分保留區和光刻膠完全保留區內的光刻膠，使得光刻 膠部分保留區內的光刻膠完全變性并顯影去除，而光刻膠完全保留區內仍然保留有部分厚 度的光刻膠。
[0050] 在完成步驟S105之后，開始進行源漏電極制備工藝，其包括W下步驟：
[0051] S106,在第二金屬氧化層5上制備源漏金屬層。
[0052] S107,同時對第二金屬氧化層5和源漏金屬層進行圖案化工藝，W形成溝道區，并 去除該溝道區所對應區域的部分厚度的光刻膠。
[0053] 在步驟S106中，可W通過瓣射工藝在第二金屬氧化層5上沉積源漏（S/D，Source/ Drain，源/漏)金屬層。該源漏金屬層的厚度為H)()0~6000 A。
[0054] 在步驟S107中，在源漏金屬層上形成一層光刻膠，利用源漏電極掩膜版對光刻膠 進行曝光、顯影，使得待形成源漏電極的區域的光刻膠保留，其他區域的光刻膠完全去除； 然后，通過刻蝕工藝使源漏金屬層圖案化，形成源漏電極。此時源電極和漏電極之間的溝道 區出現，該溝道區內保留有在進行上述步驟S105時預留的部分厚度的光刻膠。然后，將源漏 電極上方的光刻膠及該溝道區所對應區域的部分厚度的光刻膠一起做剝離處理，從而在源 漏電極與有源層接觸的區域具有第二金屬氧化層5,如圖5所示。
[0055] 在本實施例中，通過在有源層形成的過程中使位于與形成源漏電極之間的溝道區 相對應的區域保留部分厚度的光刻膠，不僅可W在源漏電極形成的過程中，避免刻蝕工藝 對有源層的破壞，而且該光刻膠還可W代替傳統的刻蝕阻擋層，從而省去刻蝕阻擋層的成 膜及掩膜工藝，降低生產成本，簡化工藝，進而提高產品良率和產品效益。
[0056] 圖3為本發明第=實施例提供的陣列基板制備方法的流程框圖。請參閱圖3,本實 施例提供的陣列基板制備方法與上述第二實施例相比，其區別在于:在有源層成膜工藝中， 在對第一金屬氧化層4完成退火工藝之后，且在形成第二金屬氧化層5之前，進行上述半色 調掩膜工藝。具體地，包括W下步驟：
[0化7] S201，在柵絕緣層上形成第一金屬氧化層4。
[0化引S202,對該第一金屬氧化層4進行退火工藝。
[0化9] S203,在第一金屬氧化層4上涂布光刻膠。
[0060] S204,采用半色調掩膜版對第一金屬氧化層4進行圖案化工藝，在此過程中，保留 形成源漏電極之間的溝道區所對應區域的部分厚度的光刻膠。
[0061 ] S205,在完成退火工藝之后的第一金屬氧化層4上形成第二金屬氧化層5。
[0062] 步驟S203和步驟S204的具體過程與上述第二實施例中的步驟S104和步驟S105相 類似，在此不再寶述。
[0063] 在完成步驟S205之后，開始進行源漏電極制備工藝，其包括W下步驟：
[0064] S206,在第二金屬氧化層5上沉積源漏金屬層。
[0065] S207,對源漏金屬層進行圖案化工藝，W形成溝道區，并去除溝道區所對應區域的 部分厚度的光刻膠。
[0066] 步驟S206和步驟S207的具體過程與上述第二實施例中的步驟S106和步驟S107相 類似，在此不再寶述。
[0067] 在本實施例中，一方面，通過在有源層形成的過程中使位于與形成源漏電極之間 的溝道區相對應的區域保留部分厚度的光刻膠，不僅可W在源漏電極形成的過程中，避免 刻蝕工藝對有源層的破壞，而且該光刻膠還可W代替傳統的刻蝕阻擋層，從而省去刻蝕阻 擋層的成膜及掩膜工藝，降低生產成本，簡化工藝，進而提高產品良率和產品效益。另一方 面，通過在對第一金屬氧化層完成退火工藝之后，且在形成第二金屬氧化層之前，進行上述 半色調掩膜工藝，除了在源漏電極與有源層接觸的區域具有第二金屬氧化層(如圖6中示出 的第二金屬氧化層51)之外，在源漏電極的下方均具有第二金屬氧化層(如圖6中示出的第 二金屬氧化層52)，從而不僅會降低源漏電極與有源層之間的接觸電阻，而且還可W降低源 漏電極的電阻，從而可W降低因該電阻導致的信號衰減，進一步提高產品品質。
[0068] 作為另一個技術方案，本發明還提供一種陣列基板，其包括由下而上依次設置的 襯底1、柵極2、柵絕緣層3、有源層、源漏電極6、像素電極7、純化層8和公共電極9。其中，有源 層包括:經過退火工藝的第一金屬氧化層5。W及設置在第一金屬氧化層4上，且未經退火工 藝的第二金屬氧化層5。
[0069] 由于未經退火工藝的第二金屬氧化層5具有內部和表面氧含量少、導電性能好的 特定，因此，W該第二金屬氧化層5作為緩沖層，可W避免源漏電極6與氧含量較高的第一金 屬氧化層直接接觸，從而可W減少源漏電極6與有源層之間的接觸氧化，降低二者的接觸電 阻，從而可W提高電子遷移率，進而提高產品品質和性能。
[0070]可W理解的是，W上實施方式僅僅是為了說明本發明的原理而采用的示例性實施 方式，然而本發明并不局限于此。對于本領域內的普通技術人員而言，在不脫離本發明的精 神和實質的情況下，可W做出各種變型和改進，運些變型和改進也視為本發明的保護范圍。
【主權項】
1. 一種陣列基板制備方法，包括有源層成膜工藝，其特征在于，所述有源層成膜工藝包 括W下步驟： S10，在柵絕緣層上形成第一金屬氧化層； S20，對所述第一金屬氧化層進行退火工藝； S30，在完成所述退火工藝之后的所述第一金屬氧化層上形成第二金屬氧化層。2. 根據權利要求1所述的陣列基板制備方法，其特征在于，在完成所述步驟S30之后，還 包括半色調掩膜工藝，其包括W下步驟： S31，在所述第二金屬氧化層上涂布光刻膠； S32,采用半色調掩膜版對所述第二金屬氧化層進行圖案化，在此過程中，使位于與形 成源漏電極之間的溝道區相對應的區域保留部分厚度的所述光刻膠。3. 根據權利要求1所述的陣列基板制備方法，其特征在于，在完成所述步驟S20之后，且 在進行所述步驟S30之前，還包括半色調掩膜工藝，其包括W下步驟： S21，在所述第一金屬氧化層上涂布光刻膠； S22,采用半色調掩膜版對所述第一金屬氧化層進行圖案化工藝，在此過程中，保留形 成源漏電極之間的溝道區所對應區域的部分厚度的光刻膠。4. 根據權利要求3所述的陣列基板制備方法，其特征在于，在完成所述步驟S30之后，還 包括源漏電極制備工藝，其包括W下步驟： S40，在所述第二金屬氧化層上制備源漏金屬層； S50,同時對所述第二金屬氧化層和所述源漏金屬層進行圖案化工藝，W形成所述溝道 區，并去除所述溝道區所對應區域的所述部分厚度的光刻膠。5. 根據權利要求2所述的陣列基板制備方法，其特征在于，在完成所述步驟S32之后，還 包括源漏電極制備工藝，其包括W下步驟： S40，在所述第二金屬氧化層上制備源漏金屬層； S50,對所述源漏金屬層進行圖案化工藝，W形成所述溝道區，并去除所述溝道區所對 應區域的所述部分厚度的光刻膠。6. 根據權利要求1-5任意一項所述的陣列基板制備方法，其特征在于，所述第一金屬氧 化層的厚度為400…600備。7. 根據權利要求1-5任意一項所述的陣列基板制備方法，其特征在于，所述第二金屬氧 化層的厚度為30~50 A。8. 根據權利要求1-5任意一項所述的陣列基板制備方法，其特征在于，所述第一金屬氧 化層和第二金屬氧化層采用相同的材料。9. 根據權利要求8所述的陣列基板制備方法，其特征在于，所述第一金屬氧化層和第二 金屬氧化層所采用的材料包括化〇、In化0、化SnO或者Zrin化0。10. -種陣列基板，包括設置在柵絕緣層上的有源層，其特征在于，所述有源層包括： 經過退火工藝的第一金屬氧化層；W及 設置在所述第一金屬氧化層上，且未經退火工藝的第二金屬氧化層。
【文檔編號】H01L21/77GK106098618SQ201610740909
【公開日】2016年11月9日
【申請日】2016年8月26日
【發明人】王凱, 任文明
【申請人】京東方科技集團股份有限公司, 合肥鑫晟光電科技有限公司