封裝體及封裝單元的制作方法
【技術領域】
[0001 ]本實用新型涉及半導體封裝領域，尤其涉及一種半導體封裝體及封裝單元。
【背景技術】
[0002]參見圖1，封裝體在芯片封裝空間的下部由中央的基島10和圍繞基島10布置的引腳11構成，基島10上放置芯片12，芯片12上的各導電部分別通過金屬線13與各引腳11電連接，其余封裝空間填充環氧樹脂。對于DFN工藝，由于其只有兩側有引腳，所以，在所述封裝體塑封后，對封裝體進行切割分離，如圖1所示，切割后，引腳11的切割面會暴露于所述封裝體相對的兩個側面(如圖中箭頭所指的部分)，這樣不利于可靠性及可焊性的要求。
[0003]而傳統的對引腳側面進行電鍍的方式，是在封裝體另外兩相對側面上設置導電架(或連筋)14，所述導電架14將引腳11電連接至外部框架15，形成導電回路，在第一次切割(圖中是縱向切割)后，采用電鍍工藝，利用導電架14將暴露于所述封裝體兩相對側面的引腳電鍍金屬層16。
[0004]在完成電鍍后，進行第二次切割(橫向)，將導電架14分離。
[0005]但是，對于四側都具有引腳的QFN工藝，如圖2所示，上下引腳11采用虛線標示，沿封裝體側面切割導電架14及該側面上的引腳11，導電架14及引腳11在該側面具有切面(如圖2中箭頭所指部分)。
[0006]上述傳統側面引腳電鍍金屬的方法存在缺點:由于第一次切割完畢之后，所述封裝體暴露出引腳切面的兩相對側面上并無其他結構存在，即不存在與另外兩相對側面的引腳連接的結構，因此，在第二次切割后暴露出的引腳及導電架無法與外部結構形成導電回路，其切面無法電鍍金屬，會降低封裝體產品的可靠性。
[0007]由于封裝體該缺點，使得該種四面具有引腳的封裝體不適于可靠性要求高的產品。因此，急需一種可靠性高的封裝體產品。
【實用新型內容】
[0008]本實用新型所要解決的技術問題是，提供一種半導體封裝體及封裝單元，其能夠實現引腳全鍍，改善可靠性。
[0009]為了解決上述問題，本實用新型還提供一種封裝體，包括多個設置在同一載體上且彼此獨立的封裝單元，外露于每一所述封裝單元的金屬切面均被鍍金屬。
[0010]進一步，所述載體設置在所述封裝單元具有引線框架的一面或所述載體設置在所述封裝單元遠離引線框架的一面。
[0011]本實用新型還提供一種封裝單元，所述封裝單元至少在相鄰的兩個側面具有切割形成的金屬切面，所有所述金屬切面均覆蓋有金屬鍍層。
[0012]進一步，所述封裝單元的每一側面均設置有引腳，且每個引腳的金屬切面均覆蓋有金屬鍍層。
[0013]進一步，每一金屬切面的的金屬鍍層均勻一致。
[0014]進一步，所述引腳至少有兩個面的交界處具有分隔帶，分隔帶兩側的金屬鍍層具有差異特征。
[0015]進一步，所述差異特征為分隔帶兩側金屬鍍層的厚度不同。
[0016]本實用新型的一個優點在于，利用與封裝體結合的載體，例如，利用絕緣載體或封裝體本身的導電載體進行鍍金屬，不需要額外的制程即可實現引腳全電鍍，改善可靠性;且框架引腳可以靈活方便設計。
【附圖說明】
[0017]圖1是現有的封裝體的結構示意圖；
[0018]圖2是現有的封裝體的截面示意圖；
[0019]圖3是本實用新型半導體封裝方法的步驟示意圖；
[0020]圖4是本實用新型半導體封裝方法第一【具體實施方式】鍍金屬的步驟示意圖；
[0021]圖5A?圖5E是本實用新型半導體封裝方法第一【具體實施方式】的流程圖；
[0022]圖6是本實用新型半導體封裝方法第二【具體實施方式】鍍金屬的步驟示意圖；
[0023]圖7A?圖7D是本實用新型半導體封裝方法第二【具體實施方式】的流程圖；
[0024]圖8是本實用新型封裝體的第一【具體實施方式】的結構示意圖；
[0025]圖9是本實用新型封裝體的第二【具體實施方式】的結構示意圖；
[0026]圖10是根據本實用新型的方法制造的封裝單元的結構示意圖。
【具體實施方式】
[0027]下面結合附圖對本實用新型提供的半導體封裝體及封裝單元的【具體實施方式】做詳細說明。
[0028]參見圖3，本實用新型半導體封裝方法包括如下步驟:步驟S1、提供具有多個封裝單元的封裝體，所述封裝體的第一面與一載體結合;步驟S2、對所述封裝體進行切割步驟，以使得所述封裝單元彼此獨立;步驟S3、對與所述載體結合的所述封裝單元進行鍍金屬步驟，以使外露于所述封裝單元的金屬切面全部被鍍金屬;步驟S4、去除所述載體。
[0029]在本實用新型半導體封裝方法的第一【具體實施方式】中，所述載體為導電載體，所述封裝體的第一面為所述封裝體具有引線框架的一面。參見圖4，在本實用新型半導體封裝方法的第一【具體實施方式】中，所述鍍金屬方法包括如下步驟:步驟S40、在所述導電載體背離所述封裝單元的一表面覆蓋掩膜;步驟S41、對所述封裝單元及導電載體進行通電電鍍，以使外露于所述封裝單元的金屬切面全部電鍍金屬。
[0030]圖5A?圖5E是本實用新型半導體封裝方法第一【具體實施方式】的流程示意圖。
[0031]參見步驟SI及圖5A，提供具有多個封裝單元31的封裝體，所述封裝體的第一面38與一導電載體32結合。在本【具體實施方式】中，僅示意性地列舉兩個封裝單元31。
[0032]進一步，所述導電載體32為碳素鋼，所述封裝體的第一面為所述封裝體具有引線框架33的一面。所述導電載體32為引線框架33本身具有的載體，在引線框架33進行固晶、打線及封裝的過程中支撐所述引線框架33。因此，所述導電載體32并不是在該步驟中添加到封裝體底部的，而是引線框架33本身的支撐結構。在所述引線框架33制作時且在覆蓋導電載體32之前，所述引線框架33底部預先進行電鍍，用于將所述封裝體后續被導電載體32遮擋的裸露金屬電鍍金屬層。
[0033]參見步驟S2及圖5B，對所述封裝體進行切割步驟，以使得所述封裝單元31彼此獨立。該步切割并未切割導電載體32，以使得導電載體32能夠與每一封裝單元31連接，在后續電鍍步驟中，形成電鍍回路。該切割步驟后，金屬切面35外露于所述封裝單元31，所述金屬切面35包括引腳的金屬切面，還可以包括封裝單元31其他結構的金屬切面。
[0034]參見步驟S40及圖5C，在所述導電載體32背離所述封裝單元31的一表面覆蓋掩膜34。
[0035]由于所述導電載體32背離封裝單元31的另一表面并不需要電鍍，為了節省電鍍材料，所述掩膜34覆蓋所述導電載體32背離所述封裝單元31的另一表面，以避免所述導電載體32背離所述封裝單元31的另一表面被電鍍。
[0036]參見步驟S41及圖5D，對所述封裝單元31及導電載體32進行通電電鍍，以使外露于所述封裝單元31的金屬切面35全部電鍍金屬層36。在該步驟中，所述導電載體32的外露表面也被電鍍金屬層36，所述金屬切面35表面的金屬層在圖中采用虛線示意標出，在后續去除所述導電載體32的步驟中，沿該虛線切割所述金屬層36，以保留所述金屬切面35表面的金屬層。
[0037]在本【具體實施方式】中，所述金屬切面35指的是引腳的切面，在其他實施方式中，所述金屬切面35包括外露于所述封裝單元31的全部金屬切面。進一步，所述金屬層36與所述封