一種電源端口防護電路的制作方法

技術領域

本申請涉及電力電子領域，特別涉及一種電源端口防護電路。

背景技術：

當前在工業設備領域，由于現場運行、維護和電磁環境復雜等原因，設備直流電源端口經常出現反接、過壓、欠壓、過流等情況，既而導致系統電源損壞以及對后續電路造成影響，降低系統運行可靠性。

可見，目前亟需一種電源端口防護電路來對設備直流電源端口進行防護。

技術實現要素：

為解決上述技術問題，本申請實施例提供一種電源端口防護電路，以達到避免電源端口出現反接、過壓、欠壓和過流等情況，從而避免電源端口所屬系統的電源損壞以及對后續電路造成影響，提高系統運行可靠性的目的，技術方案如下：

一種電源端口防護電路，包括：第一低損耗功率器件、第二低損耗功率器件、反接防護電路、欠壓防護電路、過壓防護電路和過流防護電路；

所述第一低損耗功率器件的第一端與電源輸入端相連，所述第一低損耗功率器件的第二端與所述第二低損耗功率器件的第一端相連，所述第二低損耗功率器件的第二端與待防護電源端口的輸入端相連；

所述反接防護電路分別與所述第一低損耗功率器件的第三端和所述電源輸入端相連，用于在檢測到所述待防護電源端口反接時，控制所述第一低損耗功率器件關斷；

所述欠壓防護電路、所述過壓防護電路和所述過流防護電路均與所述第一低損耗功率器件的第二端、所述第二低損耗功率器件的第二端和所述第二低損耗功率器件的第三端相連；

所述欠壓防護電路，用于采集所述電源輸入端的輸入電壓，并在所述電源輸入端的輸入電壓小于第一設定電壓閾值時，控制所述第二低損耗功率器件關斷；

所述過壓防護電路，用于采集所述電源輸入端的輸入電壓，并判斷所述電源輸入端的輸入電壓是否大于第二設定電壓閾值，若否，控制所述第二低損耗功率器件正常供電，若是，控制所述第二低損耗功率器件將其輸出電壓鉗位成預設電壓值，并在預設時間內重新判斷所述電源輸入端的輸入電壓是否大于第二設定電壓閾值；

所述過流防護電路，用于采集所述電源輸入端的輸入電流，并判斷所述電源輸入端的輸入電流是否大于設定電流閾值，若否，控制所述第二低損耗功率器件正常供電，若是，控制所述第二低損耗功率器件關斷，并在所述預設時間內重新判斷所述電源輸入端的輸入電流是否大于設定電流閾值。

優選的，所述第一低損耗功率器件為第一金屬-氧化物半導體場效應晶體管MOSFET；

所述第二低損耗功率器件為第二MOSFET。

優選的，所述反接防護電路包括：第二二極管D2、第三二極管D3、第一三極管Q3、第二電阻R2、第四電阻R4、第五電阻R5和電荷泵U1；

所述第二二極管D2的正極與所述電源輸入端相連，所述第二二極管D2的負極分別與所述第一三極管Q3的基極和所述第五電阻R5的第一端相連；

所述第一三極管Q3的發射極與所述第二二極管D2的正極相連，所述第一三極管Q3的集電極與所述第二電阻R2的第一端相連；

所述第二電阻R2的第二端與所述第一MOSFET的柵極相連，所述第一MOSFET的漏極與所述電源輸入端相連，所述第一MOSFET的源極與所述電荷泵U1的第一端相連；

所述電荷泵U1的第二端與所述第四電阻R4的第一端相連，所述第四電阻R4的第二端與所述第一三極管Q3的集電極相連；

所述第五電阻R5的第二端與所述第三三極管D3的負極相連，所述第三三極管D3的正極接地；

所述第一MOSFET的漏極作為所述第一低損耗功率器件的第一端，所述第一MOSFET的源極作為所述第一低損耗功率器件的第二端，所述第一MOSFET的柵極作為所述第一低損耗功率器件的第三端。

優選的，所述欠壓防護電路包括：第二三極管Q4、邏輯控制芯片U6、第一比較器U7、第一參考源U8、第六電阻R6、第七電阻R7、第八電阻R8和所述電荷泵U1；

所述第二三極管Q4的基極與所述邏輯控制芯片U6的第一端相連，所述第二三極管Q4的發射極與所述第二MOSFET的漏極相連，所述第二三極管Q4的集電極分別與所述第二MOSFET的柵極和所述電荷泵U1的第二端相連，所述電荷泵U1的第一端與所述第二MOSFET的源極相連；

所述第一參考源U8的第一端接地，所述第一參考源U8的第二端與所述第一比較器U7的正輸入端相連，所述第一比較器U7的負輸入端與所述第六電阻R6的第一端相連，所述第一比較器U7的輸出端與所述邏輯控制芯片U6的第二端相連；

所述第六電阻R6的第二端與所述第二MOSFET的漏極相連，所述第六電阻R6的第一端與所述第七電阻R7的第一端相連，所述第七電阻R7的第二端與所述第八電阻R8的第一端相連，所述第八電阻R8的第二端接地；

所述第二MOSFET的源極作為所述第二低損耗功率器件的第一端，所述第二MOSFET的漏極作為所述第二低損耗功率器件的第二端，所述第二MOSFET的柵極作為所述第二低損耗功率器件的第三端。

優選的，所述過壓防護電路包括：第二參考源U14、第三參考源U15、第四參考源U17、第二比較器U10、第三比較器U11、第四比較器U16、第五比較器U18、第一電流源U12、第二電流源U13、第一與門U9、電容C1、第六比較器U2、第五參考源U3、第一電阻R1、第三電阻R3、所述第一參考源U8、所述邏輯控制芯片U6、所述電荷泵U1、所述第二三極管Q4、所述第六電阻R6、所述第七電阻R7和所述第八電阻R8；

所述第二比較器U10的正輸入端與所述第一參考源U8的第二端相連，所述第二比較器U10的負輸入端與所述第七電阻R7的第二端相連，所述第二比較器U10的輸出端與所述第一與門U9的第一輸入端相連；

所述第一與門U9的第二輸入端與所述第三比較器U11的輸出端相連，所述第一與門U9的輸出端與所述邏輯控制芯片U6的第三端相連；

所述第三比較器U11的正輸入端與所述第二參考源U14的第一端相連，所述第二參考源U14的第二端接地，所述第三比較器U11的負輸入端分別與所述第一電流源U12的第二端和所述第二電流源U13的第一端相連，所述第二電流源U13的第二端接地，所述第一電流源U12的第一端與所述電源輸入端相連；

所述第一電流源U12的第二端與所述電容C1的第一端相連，所述電容C1的第二端接地，所述電容C1的第一端分別與所述第四比較器U16的正輸入端和所述第五比較器U18的正輸入端相連，所述第四比較器U16的負輸入端與所述第三參考源U15的第一端相連，所述第四比較器U16的輸出端與所述邏輯控制芯片U6的第四端相連，所述第三參考源U15的第二端接地，所述第五比較器U18的負輸入端與所述第四參考源U17的第一端相連，所述第五比較器U18的輸出端與所述邏輯控制芯片U6的第五端相連，所述第四參考源U17的第二端接地；

所述第一電阻R1的第一端與所述第二MOSFET的漏極相連，所述第一電阻R1的第二端與所述第三電阻R3的第一端相連，所述第三電阻R3的第二端接地，所述第六比較器U2的正輸入端與所述第一電阻R1的第二端相連，所述第六比較器U2的負輸入端與所述第五參考源U3的第一端相連，所述第五參考源U3的第二端接地，所述第六比較器U2的輸出端與所述第二三極管Q4的基極相連。

優選的，所述過流防護電路包括：非接觸式霍爾傳感器H1、第六參考源U4、第七比較器U5、第二與門U19、所述第二參考源U14、所述第三參考源U15、所述第四參考源U17、所述第三比較器U11、所述第四比較器U16、所述第五比較器U18、所述邏輯控制芯片U6、所述第一電流源U12、所述第二電流源U13、所述電荷泵U1、所述第二三極管Q4和所述電容C1；

所述非接觸式霍爾傳感器H1非接觸式的安裝于所述第二MOSFET的漏極與所述待防護電源端口之間的線路上；

所述第六參考源U4的第一端與所述非接觸式霍爾傳感器H1的第一端相連，所述第六參考源U4的第二端與所述第七比較器U5的正輸入端相連，所述第七比較器U5的負輸入端與所述非接觸式霍爾傳感器H1的第二端相連，所述第七比較器U5的輸出端與所述第二與門U19的第一輸入端相連，所述第二與門U19的第二輸入端與所述第三比較器U11的輸出端相連，所述第二與門U19的輸出端與所述邏輯控制芯片U6的第六端相連。

優選的，所述電源端口防護電路還包括：第一二極管D1；

所述第一二極管D1的正極與所述第二三極管Q4的發射極相連，所述第一二極管D1的負極與所述第二三極管Q4的集電極相連。

與現有技術相比，本申請的有益效果為：

在本申請中，由第一低損耗功率器件和反接防護電路共同對待防護電源端口進行反接防護，由第二低損耗功率器件和欠壓防護電路共同對待防護電源端口進行欠壓防護，由第二低損耗功率器件和過壓防護電路共同對待防護電源端口進行過壓防護，由第二低損耗功率器件和過流防護電路共同對待防護電源端口進行過流防護，避免電源端口出現反接、過壓、欠壓和過流等情況，從而避免電源端口所屬系統的電源損壞以及對后續電路造成影響，提高了系統運行可靠性。

附圖說明

為了更清楚地說明本申請實施例中的技術方案，下面將對實施例描述中所需要使用的附圖作簡單地介紹，顯而易見地，下面描述中的附圖僅僅是本申請的一些實施例，對于本領域普通技術人員來講，在不付出創造性勞動性的前提下，還可以根據這些附圖獲得其他的附圖。

圖1是本申請提供的電源端口防護電路的一種邏輯結構示意圖；

圖2是本申請提供的電源端口防護電路的一種電氣原理示意圖；

圖3是本申請提供的電源端口防護電路的另一種電氣原理示意圖。

具體實施方式

下面將結合本申請實施例中的附圖，對本申請實施例中的技術方案進行清楚、完整地描述，顯然，所描述的實施例僅僅是本申請一部分實施例，而不是全部的實施例。基于本申請中的實施例，本領域普通技術人員在沒有做出創造性勞動前提下所獲得的所有其他實施例，都屬于本申請保護的范圍。

實施例一

在本實施例中，提供了一種電源端口防護電路，請參見圖1，其示出了本申請提供的電源端口防護電路的一種邏輯結構示意圖，電源端口防護電路包括：第一低損耗功率器件11、第二低損耗功率器件12、反接防護電路13、欠壓防護電路14、過壓防護電路15和過流防護電路16。

所述第一低損耗功率器件11的第一端與電源輸入端相連，所述第一低損耗功率器件11的第二端與所述第二低損耗功率器件12的第一端相連，所述第二低損耗功率器件12的第二端與待防護電源端口的輸入端相連。

所述反接防護電路13分別與所述第一低損耗功率器件11的第三端和所述電源輸入端相連，用于在檢測到所述待防護電源端口反接時，控制所述第一低損耗功率器件關斷。

所述欠壓防護電路14、所述過壓防護電路15和所述過流防護電路16均與所述第一低損耗功率器件11的第二端、所述第二低損耗功率器件12的第二端和所述第二低損耗功率器件12的第三端相連。

所述欠壓防護電路14，用于采集所述電源輸入端的輸入電壓，并在所述電源輸入端的輸入電壓小于第一設定電壓閾值時，控制所述第二低損耗功率器件12關斷。

在電源輸入端的輸入電壓小于第一設定電壓閾值時，說明待防護電源端口的供電回路出現欠壓情況，則需要對待防護電源端口進行欠壓防護，具體由欠壓防護電路14控制第二低損耗功率器件12關斷，從而切斷待防護電源端口的供電回路。

所述過壓防護電路15，用于采集所述電源輸入端的輸入電壓，并判斷所述電源輸入端的輸入電壓是否大于第二設定電壓閾值，若否，控制所述第二低損耗功率器件12正常供電，若是，控制所述第二低損耗功率器件12將其輸出電壓鉗位成預設電壓值，并在預設時間內重新判斷所述電源輸入端的輸入電壓是否大于第二設定電壓閾值。

在本實施例中，第一設定電壓閾值與第二設定電壓閾值不相等。

其中，預設電壓值的大小至少要保證輸出至待防護電源端口的電壓能夠使待防護電源端口能夠正常工作，不會引起系統電源損壞以及對后續電路造成影響。

在電源輸入端的輸入電壓大于第二設定電壓閾值時，說明待防護電源端口的供電回路出現過壓情況，則需要對待防護電源端口進行過壓防護，具體由過壓防護電路15控制所述第二低損耗功率器件12將其輸出電壓鉗位成預設電壓值，避免待防護電源端口出現過壓損壞，并在預設時間內重新判斷所述電源輸入端的輸入電壓是否大于第二設定電壓閾值。如果在預設時間內重新判斷出所述電源輸入端的輸入電壓仍然大于第二設定電壓閾值，則繼續控制所述第二低損耗功率器件12將其輸出電壓鉗位成預設電壓值，如果在預設時間內重新判斷出電源輸入端的輸入電壓不大于第二設定電壓閾值，則控制所述第二低損耗功率器件12正常供電。

所述過流防護電路16，用于采集所述電源輸入端的輸入電流，并判斷所述電源輸入端的輸入電流是否大于設定電流閾值，若否，控制所述第二低損耗功率器件12正常供電，若是，控制所述第二低損耗功率器件12關斷，并在所述預設時間內重新判斷所述電源輸入端的輸入電流是否大于設定電流閾值。

在電源輸入端的輸入電流大于設定電流閾值時，說明待防護電源端口的供電回路出現過流情況，則需要對待防護電源端口進行過流防護。具體由過流防護電路16控制所述第二低損耗功率器件12關斷，從而切斷待防護電源端口的供電回路。

在本申請中，由第一低損耗功率器件11和反接防護電路13共同對待防護電源端口進行反接防護，由第二低損耗功率器件12和欠壓防護電路14共同對待防護電源端口進行欠壓防護，由第二低損耗功率器件12和過壓防護電路15共同對待防護電源端口進行過壓防護，由第二低損耗功率器件12和過流防護電路16共同對待防護電源端口進行過流防護，避免電源端口出現反接、過壓、欠壓和過流等情況，從而避免電源端口所屬系統的電源損壞以及對后續電路造成影響，提高了系統運行可靠性。

進一步的，使用第一低損耗功率器件11和第二低損耗功率器件12，使待防護電源端口的供電回路的功率損耗非常低。

實施例二

在本實施例中，示出了圖1示出的電源端口防護電路的具體電氣結構，請參見圖2。

在本實施例中，第一低損耗功率器件11具體為第一MOSFET(金屬-氧化物半導體場效應晶體管，Metal-Oxide-Semiconductor Field-Effect Transistor)Q1。第二低損耗功率器件12具體為第二MOSFET Q2。

在本實施例中，反接防護電路13包括：第二二極管D2、第三二極管D3、第一三極管Q3、第二電阻R2、第四電阻R4、第五電阻R5和電荷泵U1。

所述第二二極管D2的正極與所述電源輸入端相連，所述第二二極管D2的負極分別與所述第一三極管Q3的基極和所述第五電阻R5的第一端相連。

所述第一三極管Q3的發射極與所述第二二極管D2的正極相連，所述第一三極管Q3的集電極與所述第二電阻R2的第一端相連。

所述第二電阻R2的第二端與所述第一MOSFET Q1的柵極相連，所述第一MOSFET Q1的漏極與所述電源輸入端相連，所述第一MOSFET Q1的源極與所述電荷泵U1的第一端相連。

所述電荷泵U1的第二端與所述第四電阻R4的第一端相連，所述第四電阻R4的第二端與所述第一三極管Q3的集電極相連。

所述第五電阻R5的第二端與所述第三三極管D3的負極相連，所述第三三極管D3的正極接地。

所述第一MOSFET Q1的漏極作為所述第一低損耗功率器件11的第一端，所述第一MOSFET Q1的源極作為所述第一低損耗功率器件11的第二端，所述第一MOSFET Q1的柵極作為所述第一低損耗功率器件11的第三端。

在本實施例中，反接防護電路13在檢測到所述待防護電源端口反接時，控制所述第一低損耗功率器件11關斷的具體原理如下：供電正常的情況下，反接的第三二極管D3不導通，第一三極管Q3不工作，第一MOSFET Q1由電荷泵U1進行高側柵極驅動，供電正常；當出現反接情況時，第一三極管Q3基極和發射極之間的第二二極管D2反接，第一三極管Q3發射極和集電極導通，使第一MOSFET Q1的源極與柵極壓差減小，待防護電源端口的供電回路被切斷。

在本實施例中，欠壓防護電路14包括：第二三極管Q4、邏輯控制芯片U6、第一比較器U7、第一參考源U8、第六電阻R6、第七電阻R7、第八電阻R8和所述電荷泵U1。

所述第二三極管Q4的基極與所述邏輯控制芯片U6的第一端相連，所述第二三極管Q4的發射極與所述第二MOSFET的漏極相連，所述第二三極管Q4的集電極分別與所述第二MOSFET的柵極和所述電荷泵U1的第二端相連，所述電荷泵U1的第一端與所述第二MOSFET的源極相連。

所述第一參考源U8的第一端接地，所述第一參考源U8的第二端與所述第一比較器U7的正輸入端相連，所述第一比較器U7的負輸入端與所述第六電阻R6的第一端相連，所述第一比較器U7的輸出端與所述邏輯控制芯片U6的第二端相連。

所述第六電阻R6的第二端與所述第二MOSFET的漏極相連，所述第六電阻R6的第一端與所述第七電阻R7的第一端相連，所述第七電阻R7的第二端與所述第八電阻R8的第一端相連，所述第八電阻R8的第二端接地。

所述第二MOSFET的源極作為所述第二低損耗功率器件12的第一端，所述第二MOSFET的漏極作為所述第二低損耗功率器件12的第二端，所述第二MOSFET的柵極作為所述第二低損耗功率器件12的第三端。

在本實施例中，欠壓防護電路14采集所述電源輸入端的輸入電壓，并在所述電源輸入端的輸入電壓小于第一設定電壓閾值時，控制所述第二低損耗功率器件12關斷的具體原理如下：通過第六電阻R6、第七電阻R7、第八電阻R8對電源輸入端的輸入電壓進行分壓，得到第一外接電阻分壓，實現對電源輸入端的輸入電壓的采集。供電電壓正常時，第一外接電阻分壓高于第一參考源U8的電壓，邏輯控制芯片U6控制第二三極管Q4截止，使電荷泵U1對第二MOSFET Q2進行低側柵極驅動，供電正常；當出現欠壓情況時，第一外接電阻分壓低于第一參考源U8的電壓，第一比較器U7輸出信號使邏輯控制芯片U6控制第二三極管Q4導通，使第二MOSFET Q2的V_GS電壓降低，第二MOSFET關斷，待防護電源端口的供電回路被切斷。

其中，第一外接電阻分壓為當出現欠壓情況時，第一外接電阻分壓低于第一參考源U8的電壓，則根據得到即上述提到的第一設定電壓閾值，其中，V_U8即第一參考源U8的電壓。

在本實施例中，過壓防護電路15包括：第二參考源U14、第三參考源U15、第四參考源U17、第二比較器U10、第三比較器U11、第四比較器U16、第五比較器U18、第一電流源U12、第二電流源U13、第一與門U9、電容C1、第六比較器U2、第五參考源U3、第一電阻R1、第三電阻R3、所述第一參考源U8、所述邏輯控制芯片U6、所述電荷泵U1、所述第二三極管Q4、所述第六電阻R6、所述第七電阻R7和所述第八電阻R8。

所述第二比較器U10的正輸入端與所述第一參考源U8的第二端相連，所述第二比較器U10的負輸入端與所述第七電阻R7的第二端相連，所述第二比較器U10的輸出端與所述第一與門U9的第一輸入端相連。

所述第一與門U9的第二輸入端與所述第三比較器U11的輸出端相連，所述第一與門U9的輸出端與所述邏輯控制芯片U6的第三端相連。

所述第三比較器U11的正輸入端與所述第二參考源U14的第一端相連，所述第二參考源U14的第二端接地，所述第三比較器U11的負輸入端分別與所述第一電流源U12的第二端和所述第二電流源U13的第一端相連，所述第二電流源U13的第二端接地，所述第一電流源U12的第一端與所述電源輸入端相連。

所述第一電流源U12的第二端與所述電容C1的第一端相連，所述電容C1的第二端接地，所述電容C1的第一端分別與所述第四比較器U16的正輸入端和所述第五比較器U18的正輸入端相連，所述第四比較器U16的負輸入端與所述第三參考源U15的第一端相連，所述第四比較器U16的輸出端與所述邏輯控制芯片U6的第四端相連，所述第三參考源U15的第二端接地，所述第五比較器U18的負輸入端與所述第四參考源U17的第一端相連，所述第五比較器U18的輸出端與所述邏輯控制芯片U6的第五端相連，所述第四參考源U17的第二端接地。

所述第一電阻R1的第一端與所述第二MOSFET的漏極相連，所述第一電阻R1的第二端與所述第三電阻R3的第一端相連，所述第三電阻R3的第二端接地，所述第六比較器U2的正輸入端與所述第一電阻R1的第二端相連，所述第六比較器U2的負輸入端與所述第五參考源U3的第一端相連，所述第五參考源U3的第二端接地，所述第六比較器U2的輸出端與所述第二三極管Q4的基極相連。

需要說明的是，第一參考源U8、所述邏輯控制芯片U6、所述電荷泵U1、所述第二三極管Q4、所述第六電阻R6、所述第七電阻R7和所述第八電阻R8為復用器件，欠壓防護電路14和過壓防護電路15中均包括：第一參考源U8、邏輯控制芯片U6、電荷泵U1、第二三極管Q4、第六電阻R6、第七電阻R7和第八電阻R8，第一參考源U8、邏輯控制芯片U6、電荷泵U1、第二三極管Q4、第六電阻R6、第七電阻R7和第八電阻R8，其中第一參考源U8、邏輯控制芯片U6、電荷泵U1、第二三極管Q4、第六電阻R6、第七電阻R7和第八電阻R8，第一參考源U8、邏輯控制芯片U6、電荷泵U1、第二三極管Q4、第六電阻R6、第七電阻R7和第八電阻R8相關的電路連接也相應的被復用。

在本實施例中，過壓防護電路15采集所述電源輸入端的輸入電壓，并判斷所述電源輸入端的輸入電壓是否大于第二設定電壓閾值，若否，控制所述第二低損耗功率器件12正常供電，若是，控制所述第二低損耗功率器件12將其輸出電壓鉗位成預設電壓值，并在預設時間內重新判斷所述電源輸入端的輸入電壓是否大于第二設定電壓閾值的具體原理如下：通過第六電阻R6、第七電阻R7、第八電阻R8對電源輸入端的輸入電壓進行分壓，得到第二外接電阻分壓，實現對電源輸入端的輸入電壓的采集。第二參考源U14用于保證第三比較器U11初始輸出為正。供電電壓正常時，第二外接電阻分壓低于第一參考源U8的電壓，邏輯控制芯片U6控制第二三極管Q4截止，使電荷泵U1對第二MOSFET Q2進行低側柵極驅動，供電正常。

當出現過壓情況時，第二外接電阻分壓高于第一參考源U8的電壓，第二比較器U10輸出重置信號(0)，此時第三比較器U11輸出為1，第一與門U9輸出重置信號，邏輯控制芯片U6收到重置信號后，開啟第一電流源U12開始給電容C1充電，當電容C1電壓>第二參考源U14的電壓時，第三比較器U11輸出為0，使第一與門U9輸出恒為0(此時關閉第二外接電阻分壓檢測)，當電容C1電壓>第四參考源U17的電壓時，第五比較器U18輸出關斷信號，邏輯控制芯片U6與第六比較器U2和第五參考源U3組成電壓調整器共同作用，使第二MOSFET Q2工作在線性區，對輸出電壓進行鉗位，將輸出電壓鉗位成預設電壓值。同時隨著第一電流源U12給電容C1繼續充電，當電容C1電壓>第三參考源U15的電壓時，邏輯控制芯片U6關閉第一電流源U12，打開第二電流源U13給電容C1放電，當電容C1電壓<第二參考源U14的電壓時，第三比較器U11輸出為1，并重新判斷所述電源輸入端的輸入電壓是否大于第二設定電壓閾值。充電時間可以根據電容C1容值的不同進行調整，其中預設時間依據充電時間進行設定。

其中，第二外接電阻分壓為當出現過壓情況時，第二外接電阻分壓大于第一參考源U8的電壓，則根據得到即上述提到的第二設定電壓閾值，其中，V_U8即第一參考源U8的電壓。

在本實施例中，過流防護電路16包括：非接觸式霍爾傳感器H1、第六參考源U4、第七比較器U5、第二與門U19、所述第二參考源U14、所述第三參考源U15、所述第四參考源U17、所述第三比較器U11、所述第四比較器U16、所述第五比較器U18、所述邏輯控制芯片U6、所述第一電流源U12、所述第二電流源U13、所述電荷泵U1、所述第二三極管Q4和所述電容C1。

所述非接觸式霍爾傳感器H1非接觸式的安裝于所述第二MOSFET的漏極與所述待防護電源端口之間的線路上。

所述第六參考源U4的第一端與所述非接觸式霍爾傳感器H1的第一端相連，所述第六參考源U4的第二端與所述第七比較器U5的正輸入端相連，所述第七比較器U5的負輸入端與所述非接觸式霍爾傳感器H1的第二端相連，所述第七比較器U5的輸出端與所述第二與門U19的第一輸入端相連，所述第二與門U19的第二輸入端與所述第三比較器U11的輸出端相連，所述第二與門U19的輸出端與所述邏輯控制芯片U6的第六端相連。

在本實施例中，過流防護電路16采集所述電源輸入端的輸入電流，并判斷所述電源輸入端的輸入電流是否大于設定電流閾值，若否，控制所述第二低損耗功率器件12正常供電，若是，控制所述第二低損耗功率器件12關斷，并在預設時間內重新判斷所述電源輸入端的輸入電流是否大于設定電流閾值的具體原理如下：

通過非接觸式霍爾傳感器H1感應電壓來間接實現采集電源輸入端的輸入電流。將判斷所述電源輸入端的輸入電流是否大于設定電流閾值轉換為比較非接觸式霍爾傳感器H1感應電壓和第六參考源U4的電壓的大小。

第二參考源U14用于保證第三比較器U11初始輸出為正。供電電流正常時，非接觸式霍爾傳感器H1感應電壓低于第六參考源U4的電壓，邏輯控制芯片U6控制第二三極管Q4截止，使電荷泵U1對第二MOSFET Q2進行低側柵極驅動，供電正常。

當出現過流情況時，非接觸式霍爾傳感器H1感應電壓高于第六參考源U4電壓，第七比較器U5輸出重置信號(0)，此時第三比較器U11輸出為1，所以第二與門U19輸出重置信號，邏輯控制芯片U6收到重置信號后，開啟第一電流源U12開始給電容C1充電，當電容C1電壓>第二參考源U14的電壓時，第三比較器U11輸出為0，使第二與門U19輸出恒為0(此時停止判斷所述電源輸入端的輸入電流是否大于設定電流閾值)，當電容C1電壓>第四參考源U17的電壓時，第五比較器U18輸出關斷信號，邏輯控制芯片U6控制第二三極管Q4導通，使第二MOSFET Q2的V_GS電壓降低，第二MOSFET關斷，待防護電源端口的供電回路被切斷；同時隨著第一電流源U12給電容C1繼續充電，當電容C1電壓>第三參考源U15的電壓時，邏輯控制芯片U6關閉第一電流源U12，打開第二電流源U13給電容放電，當電容C1電壓<第二參考源U14的電壓時，第三比較器U11輸出為1，判斷所述電源輸入端的輸入電流是否大于設定電流閾值。充電時間可以根據電容C1容值的不同進行調整。第二設定時間依據充電時間進行設定。

需要說明的是，第二參考源U14、第三參考源U15、第四參考源U17、第三比較器U11、第四比較器U16、第五比較器U18、邏輯控制芯片U6、第一電流源U12、第二電流源U13、電荷泵U1、第二三極管Q4和電容C1為復用器件，過壓防護電路15和過流防護電路16中均包括第二參考源U14、第三參考源U15、第四參考源U17、第三比較器U11、第四比較器U16、第五比較器U18、邏輯控制芯片U6、第一電流源U12、第二電流源U13、電荷泵U1、第二三極管Q4和電容C1，其中，第二參考源U14、第三參考源U15、第四參考源U17、第三比較器U11、第四比較器U16、第五比較器U18、邏輯控制芯片U6、第一電流源U12、第二電流源U13、電荷泵U1、第二三極管Q4和電容C1相關的電路連接也相應的被復用。

實施例三

在本實施例中，在圖2示出的電源端口防護電路基礎上擴展出另外一種電源端口防護電路，請參見圖3，在圖2示出的電源端口防護電路的基礎上還包括：第一二極管D1。

所述第一二極管D1的正極與所述第二三極管Q4的發射極相連，所述第一二極管D1的負極與所述第二三極管Q4的集電極相連。

第一二極管D1用于防止第二MOSFET的電壓過高，從而避免燒毀第二MOSFET。

需要說明的是，本說明書中的各個實施例均采用遞進的方式描述，每個實施例重點說明的都是與其他實施例的不同之處，各個實施例之間相同相似的部分互相參見即可。對于裝置類實施例而言，由于其與方法實施例基本相似，所以描述的比較簡單，相關之處參見方法實施例的部分說明即可。

最后，還需要說明的是，在本文中，諸如第一和第二等之類的關系術語僅僅用來將一個實體或者操作與另一個實體或操作區分開來，而不一定要求或者暗示這些實體或操作之間存在任何這種實際的關系或者順序。而且，術語“包括”、“包含”或者其任何其他變體意在涵蓋非排他性的包含，從而使得包括一系列要素的過程、方法、物品或者設備不僅包括那些要素，而且還包括沒有明確列出的其他要素，或者是還包括為這種過程、方法、物品或者設備所固有的要素。在沒有更多限制的情況下，由語句“包括一個……”限定的要素，并不排除在包括所述要素的過程、方法、物品或者設備中還存在另外的相同要素。

以上對本申請所提供的一種電源端口防護電路進行了詳細介紹，本文中應用了具體個例對本申請的原理及實施方式進行了闡述，以上實施例的說明只是用于幫助理解本申請的方法及其核心思想；同時，對于本領域的一般技術人員，依據本申請的思想，在具體實施方式及應用范圍上均會有改變之處，綜上所述，本說明書內容不應理解為對本申請的限制。