一種應用于真隨機數發生器的電源隔離電路的制作方法

本發明為一種特殊的電源隔離電路，在隨機數發生器電路中起著至關重要的作用，屬于模擬電路設計領域。

背景技術：

真隨機數發生器(Truly random number generator，TRNG)在信息安全領域，特別是現代密碼學領域有非常重要的應用，它是密碼系統硬件實現中的重要組成部分。相對于偽隨機數發生器，真隨機數發生器所產生的隨機序列無法預知，不可再現，因此能夠更好地保護信息的傳輸。一般人們利用自然界中的噪聲源來產生真隨機數。在電路系統中產生真隨機數主要由四種方法實現：噪聲源直接放大、抖動振蕩器采樣、離散時間的混沌系統映射和亞穩態電路。

在這四種方法中，目前抖動振蕩器采樣，也就是利用抖動的慢振蕩器去采樣一個快振蕩器這種方法利用最為廣泛，但是在這個結構的中也存在一些難以避免的計數難題，其中最難解決的就是如何最大可能避免外接的各種有規律的干擾對慢振蕩器產生影響。

在這些干擾中，由于高頻振蕩器的存在，以及系統時鐘的存在，在系統工作時，由于功耗的波動，必然會在電源上產生一些有規律的干擾。所以電源干擾就變成了我們不得不重點考慮的問題。

本發明所涉及的電源隔離電路就應用于一個基于振蕩器的真隨機數發生器，用來保證將電阻熱噪聲轉換為振蕩器jitter的慢振蕩器電路的電源不受到其他電路的干擾。

技術實現要素：

(1)發明目的

當采用快慢振蕩器采樣的真隨機數結構時，由于慢振蕩器承擔著將電阻熱噪聲轉換振蕩器的jitter這一作用，所以其對電源噪聲等外接干擾相對敏感。而快振蕩器的頻率一般遠高于慢振蕩器的頻率，其產生的干擾不容忽視。并且由于此真隨機數發生器應用于智能卡，要兼容非接觸模式，在非接觸模式下電源上會耦合27Mhz的外部電磁場所帶來的紋波。所以根據以上實際應用環境進行分析，本人發明了一種結構簡單，效果顯著的電源隔離電路來實現這一功能，盡可能保證慢振蕩器的電源不受到外接干擾。

(2)技術方案

如圖1所示，所述穩壓模塊由MOS管PM1、NM1、NM2，電阻R1，R2串聯構成。其中NM1和NM2的柵端和漏端相連，接成二極管形式，NM2的源端接地；電阻R2一端與NM1的漏端相連，一端與電阻R1相連，電阻R1另一端與PM1的漏端相連，PM1的源端接外部電源。

所述隔離模塊由耗盡型MOS管NNM1、NNM2，電容C1、C2組成。其中NNM1的漏端與外部電源相接，柵端與C1和PM1的漏端相接；NNM2的柵端與NNM1的源端相連，柵端與C2、R1、R2相連。C1、C2的另一端接地。

所述基準產生模塊由MOS管PM2和PM3構成。其中PM2和PM3分別柵端和漏端相連，接成二極管形式，其中PM2的源端接NNM2的源端，作為經過穩壓隔離的電源輸出；PM3的源端與PM2的漏端相連，作為隨機數的基準輸出；PM3的漏端接地。

其工作原理如下：

當在VCC端出現干擾，引起電壓波動時，由于PM1，NNM1，NNM2都處于飽和區，所以VCC上面的干擾，實際上的直接影響是使PM1，NNM1的Vds產生變化，而處于飽和區的MOS管的Vds對其電流Id的影響很小。這樣我們就等于衰減了VCC端干擾對內部電路的影響。

具體來說當VCC上有一個波動，此波動首先會被PM1抑制，A點和B點電壓相對穩定，然后此波動會被NNM1抑制，被抑制后的波動又會被NNM2抑制，這樣經過多重抑制效果，VCC上的波動對VCC_IN的影響可以忽略。

本電源隔離電路只有PM1路0.5uA靜態電流，沒有其余功耗，成功用很少的代價實現了有效的電源隔離效果

(3)性能仿真

如圖2所示，實際仿真在VCC上疊加一個27Mhz，峰峰值300mV的干擾波形時，我們發現輸出電壓VCC_IN只有3.4mV左右的紋波。這個幅度的電源紋波基本對內部電路無法產生影響。

附圖說明

圖1電源隔離電路結構

圖2抗干擾波形仿真結果

具體實施方式

首先，選擇所需要的VCC_IN電壓為多少，根據確定的VCC_IN電壓來設置NM1和NM2管的寬長比。以及通過控制VPB電壓來控制PM1路的基準電流，通過調整R1、R2確定A、B工作點。其中，

VCC_IN＝VGS_NM1+VGS_NM2+I_PM1×R2-VTH_NNM2

本設計中NNM1和NNM2采用耗盡型MOS管，其VTH小于100mV。這些選擇主要是根據所需要的電壓域決定。

其次，需要根據VCC_IN電壓域模塊，本例中也就是帶jitter的慢振蕩器的功耗來確定NNM1、NNM2管的寬長比，確保其上導通電阻產生的壓降可以忽略。

最后通過實際面積需求和需要隔離的已知的干擾信號的頻率來C1和C2的值。

綜上，本發明通過以上技術方案，實現了對電源干擾信號的隔離，使真隨機數發生器受到的干擾明顯減少，同時本電路結構簡單，低功耗，可移植、實用性很強。