一種基于dsp的三相vsr硬件主電路的制作方法
【技術領域】
[0001]本實用新型涉及三相VSR，具體涉及一種基于DSP的三相VSR硬件主電路。
【背景技術】
[0002]數字信號處理器以其高速的信號處理能力、無間斷地完成數據實時交換的優良性能，逐漸取代傳統模擬信號微處理器；智能功率模塊包含了開關器件和與其反相并聯的續流二極管及驅動、保護、故障診斷等多個單元，在一致性和可靠性方面達到了極高的水平。利用IPM的控制功能，與數字信號處理器相結合，可以方便構成智能功率控制系統。三相PWM整流器以其諧波含量小、功率因數高、能量可逆等優點成為近年來電力電子領域研宄的熱點。
【實用新型內容】
[0003]針對以上現有技術中存在的不足，本實用新型提供了一種基于DSP的三相VSR硬件主電路。
[0004]一種基于DSP的三相VSR硬件主電路，所述主電路包括三相交流電源、三相交流電抗器、整流橋、濾波電容C、負載R，所述整流橋由三個IPM連接而成，所述三相交流電源通過與三相交流電抗器串聯后分別與整流橋連接，所述整流橋與濾波電容C并聯后與負載R并聯。
[0005]所述IPM 為 PM75DSA120 模塊。
[0006]所述三相交流電源分別為A、B、C，所述三相交流電抗器分別為L1、L2、L3，所述三個 IPM 分別為 IPMl、IPM2、IPM3。
[0007]所述三相交流電源A、B、C分別與三相交流電抗器L1、L2、L3串聯，所述三相交流電抗器L1、L2、L3分別與IPMl、IPM2、IPM3內部兩個開關管的串聯處連接。
[0008]所述IPMl、IPM2、IPM3的一接口電源引腳分別連接一 +15V驅動電源，所述IPMl、IPM2、IPM3的另一接口電源引腳并聯后連接一 +15V驅動電源。
[0009]所述驅動電源選用ANSJ HAW3-220S15電源模塊。
[0010]本實用新型的有益效果為:本實用新型的這種電路設計，使得本電路簡單可靠，提高了系統的自我保護能力，使得基于DSP的三相VSR硬件主電路的數字化實現；所述IPM通態損耗和開關損耗都比較低，尤其IPM集成了驅動和保護電路，使系統的硬件電路簡單可靠，同時提高了系統故障情況下的自保護能力。
【附圖說明】
[0011]圖1為本實用新型一種基于DSP的三相VSR硬件主電路連接圖；
[0012]圖2為本實用新型一種基于DSP的三相VSR硬件主電路的驅動電源與整流橋的電路連接圖；
[0013]圖中:1為三相交流電源；2為三相交流電抗器；3為整流橋；4為驅動電源。
【具體實施方式】
[0014]以下結合【具體實施方式】和【附圖說明】對本實用新型做進一步詳細說明。
[0015]如圖1所示，一種基于DSP的三相VSR硬件主電路，所述主電路包括三相交流電源
(I)、三相交流電抗器(2)、整流橋(3)、濾波電容C、負載R，所述電抗器的電感量為5mH，所述濾波電容C的值為0.002F，所述負載R的值為50 Ω，所述整流橋(3)由三個IPM連接而成，所述三相交流電源(I)通過與三相交流電抗器(2)串聯后分別與整流橋(3)連接，所述整流橋(3)與濾波電容C并聯后與負載R并聯，本實用新型的這種電路設計，使得本電路簡單可靠，提高了系統的自我保護能力，使得基于DSP的三相VSR硬件主電路的數字化實現。
[0016]具體地，所述三相交流電源⑴分別為A、B、C，所述三相交流電抗器⑵分別為L1、L2、L3，所述三個IPM分別為IPM1、IPM2、IPM3。所述三相交流電源(1)A、B、C分別與三相交流電抗器(2)L1、L2、L3串聯，所述三相交流電抗器(2)L1、L2、L3分別與IPM1、IPM2、IPM3內部兩個開關管的串聯處連接。
[0017]所述IPM為PM75DSA120模塊，IPM是先進的混合集成功率器件，由高速、低功耗的IGBT芯片和優選的門極驅動及保護電路構成。所述IPM通態損耗和開關損耗都比較低，尤其IPM集成了驅動和保護電路，使系統的硬件電路簡單可靠，同時提高了系統故障情況下的自保護能力。
[0018]如圖2所示，所述IPM1、IPM2、IPM3的一接口電源引腳分別連接一 +15V驅動電源
(4)，所述IPM1、IPM2、IPM3的另一接口電源引腳并聯后連接一 +15V驅動電源(4)，這樣整流橋(3)需要四路相互隔離的獨立驅動電源(4)，所述驅動電源(4)選用ANSJ HAW3-220S15電源模塊，其輸入交流電壓為220V，輸出直流電壓為15V。
[0019]每個PM75DSA120模塊外部有兩個接口，分別控制內部的兩個開關管，其中每個接口又各有5個引腳。在這5個引腳中，I腳為電源引腳，需要外部對其提供一個+15V的獨立穩壓電源；2腳是IPM模塊內部自身提供的一個+5V電源的引出腳，為光耦提供電源；3腳為PWM信號引腳；4腳為地；5腳為故障信號端。IPM1、IPM2、IPM3的一接口電源引腳分別要求一路+15V驅動電源(4)，而IPM1、IPM2、IPM3的一接口電源引腳共地只需要一路+15驅動電源(4)，所以整流橋(3)共需要四路+15V驅動電源(4)。
[0020]在整流橋(3)中，驅動信號線和電源線要離遠些，盡量垂直，不要平行放置；光耦輸出與IPM輸入之間走線應盡量短些；驅動信號要采用高共模抑制比的高速光耦，且tp<0.8 μ s，CMR>10kv/μ S0
[0021]通過本實用新型可以實現以下技術效果:
[0022]本實用新型的這種電路設計，使得本電路簡單可靠，提高了系統的自我保護能力，使得基于DSP的三相VSR硬件主電路的數字化實現；所述IPM通態損耗和開關損耗都比較低，尤其IPM集成了驅動和保護電路，使系統的硬件電路簡單可靠，同時提高了系統故障情況下的自保護能力。
【主權項】
1.一種基于DSP的三相VSR硬件主電路，其特征在于所述主電路包括三相交流電源(I)、三相交流電抗器(2)、整流橋(3)、濾波電容C、負載R，所述整流橋(3)由三個IPM連接而成，所述三相交流電源(I)通過與三相交流電抗器(2)串聯后分別與整流橋(3)連接，所述整流橋(3)與濾波電容C并聯后與負載R并聯。
2.根據權利要求1所述的一種基于DSP的三相VSR硬件主電路，其特征在于所述IPM為 PM75DSA120 模塊。
3.根據權利要求1或2所述的一種基于DSP的三相VSR硬件主電路，其特征在于所述三相交流電源(I)分別為A、B、C，所述三相交流電抗器(2)分別為L1、L2、L3，所述三個IPM分別為 IPMl、IPM2、IPM3。
4.根據權利要求3所述的一種基于DSP的三相VSR硬件主電路，其特征在于所述三相交流電源(1)A、B、C分別與三相交流電抗器(2)L1、L2、L3串聯，所述三相交流電抗器(2)L1、L2、L3分別與IPMl、IPM2、IPM3內部兩個開關管的串聯處連接。
5.根據權利要求3所述的一種基于DSP的三相VSR硬件主電路，其特征在于所述IPMl、IPM2、IPM3的一接口電源引腳分別連接一 +15V驅動電源(4)，所述IPM1、IPM2、IPM3的另一接口電源引腳并聯后連接一 +15V驅動電源(4)。
6.根據權利要求5所述的一種基于DSP的三相VSR硬件主電路，其特征在于所述驅動電源(4)選用ANSJ HAW3-220S15電源模塊。
【專利摘要】一種基于DSP的三相VSR硬件主電路，所述主電路包括三相交流電源、三相交流電抗器、整流橋、濾波電容C、負載R，所述整流橋由三個IPM并聯而成，所述三相交流電源通過與三相交流電抗器串聯后分別與整流橋的三個IPM連接，所述整流橋與濾波電容C并聯后與負載R并聯。本實用新型的這種電路設計，使得本電路簡單可靠，提高了系統的自我保護能力，使得基于DSP的三相VSR硬件主電路的數字化實現；所述IPM通態損耗和開關損耗都比較低，尤其IPM集成了驅動和保護電路，使系統的硬件電路簡單可靠，同時提高了系統故障情況下的自保護能力。
【IPC分類】H02M7-219
【公開號】CN204517688
【申請號】CN201520189022
【發明人】楊冬, 鮑廣慶, 臧立峰
【申請人】淮南聯合大學
【公開日】2015年7月29日
【申請日】2015年3月30日