電力無功補償控制器的制造方法

電力無功補償控制器的制造方法
【專利摘要】本實用新型屬于電力設備技術領域，尤其涉及一種電力無功補償控制器，它包括：電源單元，FPGA+DSP單元,按鍵輸入單元和液晶顯示單元，通訊單元，控制單元；連接關系為：數據采集單元、開入開出單元、通訊單元以及雙端口RAM單元連接到FPGA單元；而FPGA單元和DSP單元通過雙端口RAM實現數據交互，并且多方式的通訊單元和人機交互單元與DSP單元連接。本實用新型具有較高的可靠性，體積小，易安裝，功能強大，造價低的顯著特點。可以提高功率因數，改善電壓質量，減少配電線路無功輸送流量，縮短配電線路無功輸送距離。
【專利說明】
電力無功補償控制器
技術領域
[0001]本實用新型屬于電力設備技術領域，尤其涉及一種電力無功補償控制器，具體是一種應用到電力線路無功補償控制器的裝置。
【背景技術】
[0002]農網線路較長，負荷分布不均勻，需安裝的補償點較多，如果照搬變電站的無功補償模式，勢必造成投資大，補償效果不明顯，且安裝維護不方便。如果采用固定地點安裝固定容量的補償方法，雖然投資較少，但由于未加任何保護，在運行條件惡劣的農網中常發生電容器燒毀事故，給電網運行造成安全隱患。
[0003]因此現有無功補償裝置，基本還存在著功能單一、穩定性差，精度低等不足之處。【實用新型內容】
[0004]本實用新型針對上述現有技術中存在的不足之處，提供一種電力無功補償控制器。目的是提供一種高壓線路無功補償自動投切、保護動作可靠、開關投切容量大、安裝方便，并且非常適應農網線路長、補償點多、運行條件惡劣的需要的無功補償控制器。
[0005]為達到上述目的，本實用新型所采用的技術方案是:
[0006]電力無功補償控制器，它包括:電源單元，FPGA+DSP單元，按鍵輸入單元和液晶顯示單元，通訊單元，控制單元;連接關系為:數據采集單元、開入開出單元、通訊單元以及雙端口 RAM單元連接到FPGA單元;而FPGA單元和DSP單元通過雙端口 RAM實現數據交互，并且多方式的通訊單元和人機交互單元與DSP單元連接，按鍵輸入單元和液晶顯示單元則通過與控制單元通訊完成控制參數修改以及控制信號顯示功能。
[0007]所述的FPGA單元支持并行和流水結構;FPGA單元部內嵌了DSP乘法模塊。
[0008]所述的按鍵輸入單元由9針阻排、GAL20V8B邏輯編程芯片、按鈕組成。
[0009]所述的通訊單元是以太網通信，具有1Mbi t或10Mbi t自適應通訊能力；同時具有RS232接口、RS485接口、USB接口和JTAG接口 ；所述以太網通信采用Realtek公司第三代快速以太網控制芯片RTL8019，內嵌16Kbit SRAM。
[0010]所述的控制單元由分、合繼電器、保持繼電器、信號繼電器組成，繼電器連接真空永磁斷路器，用真空永磁斷路器作為電容器的投切開關。
[0011 ]本實用新型的優點及應用效果是:
[0012]與現有技術相比，當前的控制器控制算法簡單，不能達到精確控制，而且控制實時性差，不具有遠方遙控功能。本實用新型具有如下特點:控制器根據線路無功、電壓的變化情況進行自動跟蹤補償，提高功率因數，改善電壓質量，減少配電線路無功輸送流量，縮短配電線路無功輸送距離。FPGA+DSP的應用，增強控制系統的可靠性，可以達到實時的測量和控制；以太網具有高速數據通信能力和抗干擾能力，而且可實現遙測、遙信、遙控、遙調，保護定值設定及裝置工作狀態的查詢；按鍵和顯示電路，使用LCD液晶顯示，實現參數輸入設置和測量數據、保護信息、故障波形的顯示，顯示模塊，采用并行方式，響應速度快，人機交互性很強;保護功能齊備:具有過壓保護、欠壓保護、電流速斷保護、過電流保護、過負荷保護、零序電流保護、負序電流保護、拒動保護、缺相保護、電容器開口三角電壓保護、諧波電壓保護、諧波電流保護，并可按照需求求進行定制；測量功能:高精度測量電流、電壓、有功功率、無功功率、功率因數、頻率;高度集成:集保護、測量、控制、監測、通訊、事件記錄等多種功能于一體;友好人機界面:圖形液晶顯示，動態顯示一次系統圖、實時波形圖、故障錄波圖、各種電氣參數及保護信息；此外本實用新型還具有高可靠性，體積小，易安裝，功能強大，造價低的顯著特點。
[0013]下面結合附圖和具體實施例，對本實用新型作進一步詳細的說明。
【附圖說明】
[0014]圖1是本實用新型無功補償控制器的結構框圖；
[0015]圖2是本實用新型電源電路原理圖；
[0016]圖3是本實用新型按鍵顯不電路原理圖中按鍵電路；
[0017]圖4是本實用新型按鍵顯不電路原理圖中液晶顯不電路；
[0018]圖5是本實用新型以太網通訊電路原理圖。
【具體實施方式】
[0019]本實用新型是一種電力無功補償控制器，具體是一種基于FPGA+DSP單元的無功補償控制器的設計。它包括:電源單元，FPGA+DSP單元，按鍵輸入單元和液晶顯示單元，通訊單元，控制單元。FPGA+DSP單元結構可以方便地實現邏輯控制和復雜算法協調控制功能。連接關系為:數據采集單元、開入開出單元、通訊單元以及雙端口 RAM單元連接到FPGA單元；而FPGA單元和DSP單元通過雙端口 RAM實現數據交互，并且多方式的通訊單元和人機交互單元與DSP單元連接;按鍵單元和液晶顯示單元則通過與控制單元通訊完成控制參數修改以及控制信號顯示等功能;這樣的硬件結構可以實現復雜算法和邏輯控制的實時操作。
[0020]電源單元，電源是整個系統能夠正常工作的基本保證，如果電源電路設計不好，系統有可能不能工作，或者即使能工作但是散熱條件不好，導致系統不穩定等異常情況。所以如何選用合適的電源芯片，以及如何合理地對電源進行布局布線，都是值得下大功夫研究的。
[0021]FPGA+DSP單元，首先，FPGA支持并行和流水結構。這樣可以通過多個處理單元(PE)的并行工作，能實現結構好、數據量大的算法和高性能的數字信號處理，特別適用于本實用新型中。其次，FPGA內部越來越多地內嵌了DSP乘法模塊。這些單元是硬件模塊，運行速度很高，特別適合那些需要大量乘法計算的算法。FPGA的乘法運算性能最高已經超過了 100GMAC的水平，遠超過通用的DSP芯片，接近了專用處理芯片(ASIC)的能力。另外，FPGA和其他所有可編程器件一樣，具有非常好的靈活性。特別是某些型號的FPGA已經開始支持動態配置或者局部重構，為設計高智能型的信號處理設備提供了可能。
[0022]DSP芯片是基于軟件可編程的，開發語言主要是C語言，個別場合需要編寫匯編語言。相對于HDL語言，C語言更容易讓初學者接受，因此DSP芯片在信號處理領域得到了廣泛的應用。同時，C語言屬于高級語言，因此在DSP上描述復雜算法的難度要低于FPGA。另外，DSP芯片的結構也適合數據量大，重復性高的算法。特別是乘加累加計算(MAC)密集和for循環密集的算法。DSP芯片一般采用時間上壓縮和空間上并行的兩種主要手段來實現高性能的數據處理。時間上壓縮技術包括單周期指令、專用的硬件乘法累加器以及多種尋址方式等:空間上并行技術包括哈佛式總線結構、多運算單元以及靈活的流水線技術等。
[0023]基于FPGA+DSP的信號處理系統可以同時具備FPGA和DSP的優勢。
[0024](I)支持更高的計算處理能力。
[0025]FPGA+DSP雙芯片單元處理系統的計算能力相對單芯片系統更加強大，而且可以充分發揮兩種芯片的性能潛力。
[0026](2)靈活的重構方案。
[0027]FPGA芯片和DSP芯片兩者之間可以互相配置。通常情況下，DSP會作為系統的主控制器，FPGA上電后由DSP來完成配置。在系統的工作期間，DSP可以根據需要，重新配置FPGA，實現系統的功能重構。
[0028]在本實用新型中，需要根據FPGA采集到的數據判斷投切電容量得多少以及模糊控制算法的實現，這種應用中就可以充分發揮FPGA+DSP構建的靈活性，DSP可以根據模糊控制方式來選擇不同的配置文件加載到FPGA中，實現自適應動態控制。另外，系統工作過程中，如果DSP芯片在自檢過程中發現功能異常，也可以請求FPGA芯片重新配置自己。這樣的系統具備一定的自我修復能力，更加智能化。
[0029](I)開發難度和系統成本折中。
[0030]從控制系統成本角度看，單芯片應該是最好的方案。但是，無論是米用FPGA還是DSP，單芯片的方案開發難度都會提高。單FPGA的方案實現復雜的控制會比較困難，而單DSP的方案實現大數據量的重復計算會有很大難度。
[0031]所述的按鍵輸入單元，按鈕輸入由9針阻排、GAL20V8B邏輯編程芯片、按鈕等組成，可實現激活、確認、退出、重啟、上下左右等按鈕功能。利用GAL20V8B實現83譯碼功能，減少按鈕連接到DSP芯片的引腳，節約單片機資源，通過阻排和VCC電源實現上拉功能，當按下按鈕時實現高電平到低電平的跳變，單片機掃描出各按鈕狀態，實現按鈕對應功能。實現簡單的人機通信，當按鍵沒有按下時輸入端口是高電平，表示沒有按鍵按下，按鍵按下時，單片機輸入端口是低電平，此時按鍵按下，單片機可以通過讀端口的高低電平來判斷按鍵是否按下，從而執行每個按鍵的功能。
[0032]所述的液晶顯示單元，采用液晶顯示，有串行通訊和并行通訊兩種通訊方式，采用并行方式，所占用的I/o 口資源多，但是響應速度快，可以實時跟蹤信號的顯示，串行方式速度比并行方式慢，此系統的單片機通用I/O資源很多，采用并行方式進行測量數據、保護信息、故障波形的顯示，同時將故障信息提示給運行人員。
[0033]所述的通訊單元，本裝置具有高速數據通信能力和抗干擾能力，目前以太網通信具有1Mbit或10Mbit自適應通訊能力，光纖傳輸具有良好的抗干擾能力。因此，采用光纖以太網通信方式來加強本裝置的抗干擾能力和高速通信能力，同時擴展具有常用的RS232接口、RS485接口、USB接口和JTAG接口。在電力系統中多種通訊方式并存的今天，迫切需要一種具有高速傳輸能力、具有統一傳輸格式的通行標準，在各國電力公司和研究院所對國際標準IEC61850推動下，使以太網通信成為電力系統內通信網絡的標準(IEEE 802.3)。因此，將IEEE 802.3標準作為本裝置對外的主要通信格式。本裝置的以太網通信采用Realtek公司第三代快速以太網控制芯片RTL8019，它支持Ethernet II和IEEE802.3標準，內嵌16Kbit SRAM，可以通過以太網交換機在雙絞線上實現1Mbps同時發送和接收數據，具有16位數據線接口和20位地址線接口，支持8位或16位的數據模式，支持跳線和免跳線兩種模式，支持8條線路的中斷請求，支持3種標準電源關閉模式。
[0034]所述的控制單元，實現投切電容器組的控制。由分、合繼電器，保持繼電器，信號繼電器組成，繼電器連接真空永磁斷路器，用真空永磁斷路器作為電容器的投切開關，具有分合閘速度快，觸頭壓力大、觸頭開距大、優異的滅弧性能，能開斷大容量的電容裝置而不發生重燃，同時真空斷路器自身的功耗極小，無需特別考慮散熱問題，并且采用的永磁操作機構是目前結構最可靠的一種操作機構，其所用的零件少，工作時主要運動部件只有一個，永久磁鐵實現機構終端位置的保持功能，取代了傳統的機械脫扣和鎖扣裝置。開關線圈僅在合閘或分閘操作時通以一個小的脈沖電流，線圈基本不發熱，從根本上保證了線圈的壽命。因此采用永磁機構真空斷路器非常適合于本系統的頻繁投切電容器狀態，具有其它開關設備無法比擬的優點。
[0035]本實用新型工作時，FPGA單元和DSP單元主要按照功能進行劃分，FPGA主要負責數據的采集和計算，DSP單元負責模糊控制策略的實現，并有DSP輸出控制信號，完成電容器組的投切以及電容的保護。需要根據FPGA采集到的數據判斷投切電容量得多少以及模糊控制算法的實現，這種應用中就可以充分發揮FPGA+CPLD單元構建的靈活性，DSP單元可以根據模糊控制方式來選擇不同的配置文件加載到FPGA單元中，實現模糊動態控制。另外，系統工作過程中，如果DSP芯片在自檢過程中發現功能異常，也可以請求FPGA芯片重新配置自己。無功補償控制器的FPGA對輸入信號進行分析計算，得出線路的電壓，電流，有功功率，無功單元功率，功率因數等參數，根據無功功率和功率因數核心控制參數，得到負載所需的無功功率，計算出線路所需的無功補償容量，輸入給DSP單元中，然后根據模糊控制理論，選擇多種投切控制方式，主要有按時間控制型、按電壓控制型、按時間/電壓控制型、按功率因數控制型、按無功功率和電壓綜合控制型、遠方遙控型、手動就地控制性，調整線路的感性無功功率和功率因數，完成電能質量的改善;本裝置還設有完善的保護功能，實現過壓保護、欠壓保護、電流速斷保護、過電流保護、過負荷保護等保護功能；以太網的應用，可以把所有現場的動作及保護信號實時發送到后臺配合監控系統軟件進行顯示分析，顯示線路的有功功率、無功功率、電壓總諧波畸變率、電流總諧波畸變率及電容器三相電流等參量，可以真正實現遠方遙控投切和保護功能;按鍵輸入和液晶顯示電路的應用，能夠完成參數的修改和功能設定，并將參數設置，運行結果等信息顯示出來。
[0036]本實用新型是基于DSP+FPGA單元實現的多功能無功補償綜合保護控制器的設計，DSP的型號為TMS320F2812，作為模糊控制算法和通訊的核心單元，FPGA的型號為EP1C12Q240C8，作為信號采集計算的輔助單元，FPGA負責采集線路中電壓和電流，采集到的數據經過快速傅立葉變換計算線路中當前的電壓、電流有效值，有功功率，無功功率，功率因數等參數，把計算得到的參數送給DSP，DSP按照模糊控制算法實現電容器的投切和保護控制等功能。
[0037]如圖1所示，圖1是本實用新型無功補償控制器的結構框圖，本實用新型保護的對象包括本框圖所述的整體結構功能，DSP+FPGA是本實用新型名的控制器核心單元。FPGA+DSP單元應用，FPGA支持并行和流水結構。這樣可以通過多個處理單元(PE)的并行工作，能實現結構好、數據量大的算法和高性能的數字信號處理，特別適用于本實用新型中。其次，FPGA內部越來越多地內嵌了 DSP乘法模塊。這些模塊是硬件模塊，運行速度很高，特別適合那些需要大量乘法計算的算法。FPGA的乘法運算性能最高已經超過了 100GMAC的水平，遠超過通用的DSP芯片，接近了專用處理芯片(ASIC)的能力。另外，FPGA和其他所有可編程器件一樣，具有非常好的靈活性。特別是某些型號的FPGA已經開始支持動態配置或者局部重構，為設計高智能型的信號處理設備提供了可能。采集單元主要功能采集電網電壓和電流，并經過信號處理電路，連接到FPGA單元實現多AD數據采集時序控制，并將采集的數據實時傳輸到雙端口RAM中，DSP不斷從RAM中讀取數據計算，并輸出控制信號經過RAM給FPGA進行邏輯判斷。FPGA主要負責邏輯控制和通訊功能，DSP主要負責算法計算、按鍵顯示等人際交互功能，并通知具有多方式的通信單元。
[0038]圖2所述FPGA電源電路，AS2380可以提供3A電流，線性電源，適用240管腳以下，30萬邏輯門以下的FPGA。對于線性電源，輸出和輸入電壓的關系為:V0ut=(l+RP3/RP2)*Vref，￥代€—般是1.25￥，輸入￥丨11為5￥，輸出為1.5￥，1^2/1^3=1/5，而1^3—般要求100?150歐姆，RP3=100，RP2=500。如果采用了固定電平輸出的芯片，只需要把RP3接地，RP2不焊接即可。
[0039]如圖3所示，圖3是本實用新型按鍵顯示電路原理圖中按鍵電路;按鈕輸入由9針阻排、GAL20V8B邏輯編程芯片、按鈕等組成，可實現激活、確認、退出、重啟、上下左右等按鈕功能。利用GAL20V8B實現83譯碼功能，減少按鈕連接到TMS320F2812芯片的引腳，節約單片機資源，通過阻排和VCC電源實現上拉功能，當按下按鈕時實現高電平到低電平的跳變，單片機掃描出各按鈕狀態，實現按鈕對應功能。
[°04°] 如圖4所示，圖4是本實用新型按鍵顯示電路原理圖中液晶顯示電路；顯示輸出由大屏幕液晶顯示模塊SMG240128A、74HC138組成，液晶顯示模塊SMG240128A與TMS320F2812接口采用8位數據線并行輸入輸出和8條控制線，將、通過邏輯組合生成讀寫使能信號。將A0、A1分別連接到CS1、CS2引腳，將四個控制信號映射到TMS320F2812的地址空間上，方便程序的編寫。用74HC138生成片選信號，方便以后擴充其他外圍芯片。液晶顯示芯片采用矽創公司的ST7920液晶顯示芯片，此液晶顯示芯片含有漢字庫，加快液晶程序的編寫，可以實現顯示字母、數字符號、中文字型及自定義圖像，通過可調電阻可實現液晶亮度和對比度的調節，輸出類型可實現點陣輸出、文本輸出、圖形輸出。
[0041 ]圖5是本實用新型以太網通訊電路原理圖。是由RTL8019芯片構成的以太網通信電路原理圖，采用跳線工作方式，即網卡的I/O和中斷由跳線決定;JP引腳接高電平，選擇16位數據總線;DSP處理器通過4條地址線A0-A3選擇RTL8019的寄存器地址和存儲器地址，控制并實現數據的讀取;指示網卡狀態的引腳連接到Green/Red LED，便于直觀判斷以太網通訊狀態;通過可編程邏輯器件(PSD4235G2)對RTL8019的片選信號進行控制。RTL8019以太網芯片不能單獨工作，還必須有一個網絡變壓器在RJ-45接口和RTL8019中間進行電平轉換。
[0042]本實用新型在工作時，DSP+FPGA劃分的基本原則就是把數據密集，算法簡單、重復性高的功能放在FPGA上執行，即電壓、電流，有功功率，無功功率因數，功率因數等參數計算放在FPGA上實現。把算法復雜，重復性低的功能分配給DSP實現。FPGA負責采集線路中電壓和電流，采集到的數據經過快速傅立葉變換計算線路中當前的電壓、電流有效值，有功功率，無功功率，功率因數等參數，把計算得到的參數送給DSP，DSP按照模糊控制算法實現電容器的投切和保護控制等功能。
[0043]本實例中，FPGA+DSP單元的設計流程和單獨FPGA或者DSP設計流程相比，最大不同點就是在設計流程里面增加了功能劃分環節。這個環節的主要目的就算將系統功能進行分解，然后分配給FPGA和DSP去執行。在本實用新型中，功能劃分的基本原則就是把數據密集，但算法簡單重復性高的功能放在FPGA上執行，而把控制策略和算法的功能分配給DSP實現，這樣可以充分發揮兩種芯片的特長。具體來說，就是FPGA負責采集數據，并把數據送給DSP芯片，而DSP用來對采集到的數據進行處理。由于FGPA處理芯片的應用，使所有參數的測量具有非常好的實時性，以太網的應用，實現了分布式控制，便于操作人員進行WEB瀏覽和控制當前控制器的工作狀態;按鍵輸入和液晶顯示電路模塊使得現場觀看運行參數和參數修改提供了方便。本裝置人機交互性很強，實現人性化，簡易化操作。
[0044]本技術方案為前提下進行實驗，給出了詳細的實施方式和具體操作過程，但本實用新型的保護范圍不限于下述的實施例。
【主權項】
1.電力無功補償控制器，其特征是:它包括:電源單元，FPGA+DSP單元，按鍵輸入單元和液晶顯示單元，通訊單元，控制單元;連接關系為:數據采集單元、開入開出單元、通訊單元以及雙端口 RAM單元連接到FPGA單元;而FPGA單元和DSP單元通過雙端口 RAM實現數據交互，并且多方式的通訊單元和人機交互單元與DSP單元連接，按鍵輸入單元和液晶顯示單元則通過與控制單元通訊完成控制參數修改以及控制信號顯示功能。2.根權利要求1所述的電力無功補償控制器，其特征是:所述的FPGA單元支持并行和流水結構;FPGA單元部內嵌了 DSP乘法模塊。3.根權利要求1所述的電力無功補償控制器，其特征是:所述的按鍵輸入單元由9針阻排、GAL20V8B邏輯編程芯片、按鈕組成。4.根權利要求1所述的電力無功補償控制器，其特征是:所述的通訊單元是以太網通信，具有1Mbit或10Mbit自適應通訊能力；同時具有RS232接口、RS485接口、USB接口和JTAG接口 ；所述以太網通信采用Realtek公司第三代快速以太網控制芯片RTL8019，內嵌16Kbit SRAM。5.根權利要求1所述的電力無功補償控制器，其特征是:所述的控制單元由分、合繼電器、保持繼電器、信號繼電器組成，繼電器連接真空永磁斷路器，用真空永磁斷路器作為電容器的投切開關。
【文檔編號】H02J3/18GK205429737SQ201520740415
【公開日】2016年8月3日
【申請日】2015年9月23日
【發明人】李斌, 王亮, 荊瀾濤, 李爽, 李學斌, 于在明, 胡大偉, 王磊, 趙義松
【申請人】國家電網公司, 國網遼寧省電力有限公司電力科學研究院, 沈陽工程學院