專利名稱：控制器振蕩器系統及方法
技術領域：
本發明涉及用于提供周期性輸出信號的基準振蕩器，特別是提供在例如固定頻率系統中使用的精確輸出脈沖的方法和振蕩器系統。
固定頻率開關型電源(SMPS)系統包含用精確的周期性輸出信號驅動該系統的振蕩器子系統。振蕩器的精確度決定著整個SMPS系統的性能。通常，為了達到振蕩器的精確度要求，在以單片集成電路形式制造時，現有技術的振蕩器子系統具有非常復雜，需要大量元件和芯片面積。上述情況與系統成本成正比。另外，這些控制器振蕩器系統響應內部產生的在高和低電壓基準之間充電和放電的鋸齒信號。因此，振蕩器輸出信號的精度是兩個基準電壓隨溫度和電路工藝變化而變化的精度的函數。
因此，需要一種相對便宜的振蕩器子系統，并且同時保持精確的系統參數。
圖1是現有技術的控制器振蕩器的示意圖；圖2是另一種現有技術的控制器振蕩器的示意圖；圖3a是本發明的基準控制器振蕩器的示意圖；圖3b表示施加的輸入信號的定時與本發明的控制器振蕩器的周期性輸出脈沖；和圖4是包括與此連接的鋸齒發生器的本發明的振蕩器的示意圖。
轉向圖1，示出了適合于在集成開關型電源(SMPS)系統中使用的現有技術的控制器振蕩器。振蕩器10包括一對比較器12和14，如將要描述的，用于在其輸出端16產生周期的或脈沖信號。脈沖輸出信號是響應施加到基準振蕩器12的輸入端18的鋸齒輸入信號而產生的。如所理解的，在產生鋸齒輸入信號的過程中可使用振蕩器10的輸出。
第一比較器12包括一對差動連接的PMOS晶體管20和22，該對晶體管的源極共同耦合到開關24。晶體管20的漏極耦合到NMOS晶體管28的漏極和柵極，NMOS晶體管28的源極連接到地電位。晶體管22的漏極連接到NMOS晶體管30的漏極，晶體管30的柵極和源極分別連接到晶體管28的柵極和地電位。比較器12的一個輸入端，即晶體管20的柵極，從電壓發生器38接收固定電壓，如將要描述的，電壓發生器38是振蕩器10的高基準電壓。比較器12的另一個輸入端，即晶體管22的柵極連接到輸入端18并接收鋸齒輸入信號。
同樣，比較器14包括一對差動連接的PMOS晶體管32和34，該對晶體管的源極共同耦合到開關36。所示晶體管32的漏極連接到晶體管30的柵極，而晶體管34的漏極連接到晶體管30的漏極。晶體管32的柵極耦合到將柵極設定到固定電壓的電壓發生器40，該固定電壓是振蕩器10的低基準電壓，而晶體管34的柵極連接到接收鋸齒輸入信號的輸入端18。可利用一對PMOS晶體管實現開關24和36；該對晶體管的漏極分別耦合到共同連接的晶體管20，22和32，34的源極。晶體管24和36的源極經電流源26連接到Vcc。晶體管24的柵極耦合到輸出端，而晶體管36的柵極耦合到倒相器46的輸出端和倒相器48的輸入端，倒相器48的輸出端耦合到輸出端16。最后，設置由NMOS晶體管42構成的倒相器級，晶體管42的柵極耦合到晶體管30的漏極，而其漏極既耦合到倒相器46的輸入端又經電流源44耦合到Vcc。晶體管42的源極返回到地電位。
在操作中，由于相應的開關24和36不同時閉合，在任何給定時間，比較器12或14中只有一個在工作，即如果在輸出端16的輸出信號為高，開關24開路而開關36閉合。因此，隨著晶體管36導通將電流提供給比較器14使比較器14工作，同時比較器12保持不工作狀態；當驅動輸出端16的電壓為低時情況正好相反。
因此，每當在輸入端18施加的鋸齒信號從Vlow充電到Vhigh時，使比較器12工作，同時比較器14不工作。因此，在輸出端16的輸出信號隨著晶體管22的導通而保持低狀態。這樣使得晶體管42導電，從而在倒相器46的輸入端產生邏輯零。因此，輸出信號處在上述低狀態。一旦鋸齒輸入信號的電平達到Vhigh值，將迫使輸出端16的輸出邏輯狀態為邏輯1狀態。這個結果是因為晶體管20和22同時導通并又導通晶體管30而迫使晶體管42的漏極(倒相器46的輸入端)為高邏輯狀態。在輸出端16的邏輯電平狀態追隨倒相器46的輸入端的邏輯電平狀態并因此達到高邏輯狀態，同時，與晶體管36的柵極連接的倒相器46的輸出端達到低邏輯電平狀態。因此，比較器12隨著開關/晶體管24的開路立即變為不工作，在接通開關/晶體管36以使比較器14工作時，晶體管24變為截止。此后，在輸入端18的鋸齒信號將開始從幅度Vhigh放電到Vlow。
只要鋸齒信號的幅度比Vlow大，該鋸齒信號將繼續放電。在該狀態，晶體管32比晶體管34更導電，晶體管34保持晶體管30導通以使來自振蕩器10的輸出信號在輸出端16保持高邏輯電平狀態。一旦鋸齒信號的幅度達到幅度Vlow，在輸出端16的輸出邏輯狀態改變成邏輯零，鋸齒信號再次重復上述動作開始充電。
因此，隨著施加的輸入鋸齒信號在兩個基準電壓Vhigh和Vlow之間充電和放電，現有技術的振蕩器10在其輸出端提供重復的周期信號。
雖然能夠以單片集成電路的形式集成振蕩器10，它的缺點是其復雜性。由于振蕩器10需要兩個比較器和兩個基準電壓源以及輔助開關電路，它占據了許多硅片面積。
轉向圖2，示出同樣適合在集成SMPS系統中使用的現有技術的振蕩器50。雖然振蕩器50不象振蕩器10那樣復雜，并因此在單片集成電路形式中比前者需要更少的硅壓模區，它存在著將要描述的其它缺點。
振蕩器50采用具有兩個閾值電壓Vhigh和Vlow以及輔助基準和開關電路的窗口比較器52。鋸齒波輸入信號在輸入端54施加到比較器52的同相輸入端，而Vhigh和Vlow基準電壓施加到比較器52的第一和第二倒相輸入端。比較器52的輸出在輸出端56產生具有如上相對于振蕩器10描述的第一和第二邏輯電平狀態的周期信號。比較器52的輸出直接驅動倒相器/開關級58，后者包括PMOS晶體管60和NMOS開關晶體管62。由耦合到比較器52的第一倒相輸入端的單個電壓基準發生器64直接建立高電壓基準Vhigh。PNP電壓偏移晶體管66，NPN電壓偏移晶體管68以及相關聯的電流源70在包括串聯電阻72和74的電阻分壓器網絡的頂部基本上設置電壓基準Vhigh。由于連接電阻72和74的節點連接到比較器52的第二倒相輸入端，在此建立低電壓基準電位Vlow，該電壓基準電位基本等于Vlow=Vhigh(R74R72+R74)---(1)]]>其中R72和R74分別是電阻72和74的電阻值。
因此，振蕩器50只需要單個的電壓發生器來產生較高的和較低的電壓閾值，而振蕩器10需要兩個電壓發生器。另外，相對于振蕩器10，振蕩器50只需要較少的部件以及硅片面積以集成電路的形式實現，其復雜性比振蕩器10明顯減小。然而，如果以集成電路的形式來實現振蕩器50，它仍然有一些缺陷。
振蕩器50的主要缺陷在于其輸出頻率與工作溫度和工藝變化有關。互補電壓電平偏移器晶體管的使用使器件的特性很難跟隨工藝和溫度的變化而匹配。因此，低電壓基準可改變，它將使振蕩器的頻率改變。另外，電阻分壓器的非線性特性以及NMOS開關晶體管的溫度飽和特性造成低基準電壓誤差。另外，由于電阻的布局需要大的硅面積造成主體振蕩器仍可能需要太多的芯片面積。
現在轉向圖3，本發明給出的控制器振蕩器80沒有現有技術的溫度和工藝缺陷，需要很少的芯片面積并且制造成本低。
控制器振蕩器80包括簡單的比較器82，該比較器的同相輸入端耦合到輸入端84以便接收鋸齒輸入信號83，而其輸出端耦合到輸出端86以便提供具有如上所述的第一和第二邏輯電平狀態的周期輸出信號85。采用提供基準電壓Vref的單個電壓發生器88，該電壓發生器可以位于包括控制器振蕩器80的集成電路的外部。這樣，用來形成Vhigh和Vlow的該基準電壓與溫度和工藝變化無關。電壓基準發生器88的輸出端耦合到PMOS晶體管90的柵極，而該晶體管的源極和漏極分別耦合到比較器82的倒相輸入端和被提供了地參考電位的端子95。標準電流源92的輸出端耦合到晶體管90的源極并在端子93接收工作電位Vcc。因此，將高基準電壓Vhigh提供給比較器82的倒相輸入端，它是通過晶體管90偏移的電壓電平并且等于Vhigh=Vref+VGS(2)其中VGS是PMOS晶體管90在由電流源92提供的電流電平工作時的柵極至源極的電壓。只要比較器82的輸出端處在低邏輯電平狀態，提供給比較器82的倒相輸入端的電壓等于Vhigh。然而，每當比較器82的輸出達到到其高邏輯電平狀態時，在其倒相輸入端的基準電壓切換到低基準電位Vlow。因此，通過使輸出端86的邏輯電平處在高邏輯電平狀態，其柵極耦合到比較器82的輸出端的NMOS開關晶體管96導通。這樣有效地將電平偏移PMOS晶體管94的柵極和漏極短路到接地參考，因為這兩個電極連接到晶體管96的漏極。因此，低電壓基準電壓Vlow基本等于Vlow=VGS(3)其中VGS是PMOS晶體管94在由電流源92提供的電流電平工作時的柵極至源極電壓。因此，如果晶體管90和94相同并且在集成電路中相互鄰接放置，其柵極至源極電壓則基本相同并跟蹤溫度和工藝變化。因此，Vhigh與Vlow之間的差，即等式(2)-等式(3)是由電壓發生器88提供的電壓電位Vref，并且與溫度和電路工藝變化無關。
因此，在操作中，隨著在輸出端86的輸出信號處在低邏輯電平狀態，比較器的倒相輸入端為Vhigh，并在施加到輸入端84的鋸齒信號充電或增加到Vhigh值的過程中保持不動。一旦鋸齒輸入信號的幅度達到Vhigh，比較器82的輸出切換到高輸出邏輯電平狀態。于是，比較器82的倒相輸入端的電壓基準的幅度立即改變到Vlow，同時鋸齒信號開始放電或降低到該電壓基準。當鋸齒信號的幅度達到Vlow時，比較器82的輸出端切換到高邏輯電平狀態并重復前述的動作。
控制器振蕩器80比現有技術簡單得多，而同時提供了與溫度和工藝變化無關的準確輸出脈沖。例如，可在“芯片外”提供單個電壓基準發生器88并且不是工藝變化的函數。此外，可保持發生器88與溫度無關，以使輸出脈沖的脈沖寬度保持不變。
現在轉向圖4，示出與鋸齒發生器100結合的控制器振蕩器80。所說明的鋸齒發生器100僅僅是示例并且是熟知的。實際上，鋸齒發生器100可以與圖1和2所示的現有技術的系統一起使用。
鋸齒發生器100包括倒相器102，該倒相器的輸入端耦合到控制器振蕩器80的輸出端86。倒相器102的輸出端耦合到NMOS晶體管104的輸入端，晶體管104的源極返回電參考電位95。晶體管104的漏極耦合到NMOS晶體管106的漏極。晶體管106作為二極管連接，使其漏極連接到其柵極并且還連接到NMOS晶體管108的柵極，而晶體管106的源極返回地參考電位95，晶體管108的源極也是這樣。電流源110和112從在端子93提供的Vcc分別連接到晶體管106和108的漏極。電容114跨接在晶體管108的漏極和源極之間。
在操作中，隨著比較器82的輸出端處在低邏輯電平狀態，倒相器102的輸出端將處在高邏輯電平狀態。因此，晶體管104導通并吸收來自電流源110的電流，同時使晶體管106保持截止。在晶體管106截止時，晶體管108也將截止，以允許電流源112對電容114充電。因此，只要來自比較器82的輸出保持低電平，電容114繼續充電。當電容114充電到等于Vhigh的電壓時，比較器82的輸出從低邏輯電平狀態切換到高邏輯電平狀態。然后，晶體管104截止而晶體管106和108導通。晶體管108則吸收電流并使電容114放電。電容114將繼續放電直到其間的電壓達到Vlow，比較器82的輸出在該電壓為低電平并再次開始充電。電容114的充電和放電在控制器振蕩器80的輸入端80產生鋸齒信號。
改變電容114充電和放電的速度可改變由發生器100產生的鋸齒信號的形狀，并由此改變來自控制器振蕩器80的輸出脈沖的形狀。如已知的那樣，通過改變從電流源110和112提供的電流的比例以及晶體管106和108的尺寸比例可改變充電和放電速度。
因此，上面已描述了與現有技術相比復雜程度更低的振蕩器系統。本發明的控制器振蕩器系統保持了系統精確性的要求同時減少了系統成本并適合于以集成電路形式制造。
權利要求
1．一種響應施加的周期性充電和放電輸入信號在其輸出端提供周期性輸出信號的振蕩器，包括具有倒相和同相輸入端以及輸出端的比較器，所述輸出端作為所述振蕩器的所述輸出端，所述同相輸入端接收施加的輸入信號；具有控制電極、第一和第二電極的第一晶體管，所述第一電極耦合到所述比較器的倒相輸入端，所述第二電極耦合到被提供地參考電位的端子；用于在其輸出端提供電流的電流源，所述輸出端耦合到所述第一晶體管的所述第一電極；具有控制電極、耦合到所述比較器的所述倒相輸入端的第一電極、和連接到其控制電極的第二電極的第二晶體管；具有耦合到所述比較器的所述輸出端的控制電極、耦合到所述端子的第一電極和耦合到所述第二晶體管的所述第二電極的所述第二電極的第三晶體管；和向所述第一晶體管的所述控制電極提供基準電壓的電壓源。
2．根據權利要求1所述的基準振蕩器，其中所述第一和第二晶體管為第一導電型；所述第三晶體管為第二導電型。
3．一種響應所施加的在第一和第二電壓基準之間充電和放電的輸入信號在其輸出端產生具有第一和第二電平狀態的周期信號的基準振蕩器，包括具有同相和倒相輸入端以及輸出端的比較器，所述同相輸入端接收所述輸入信號，所述比較器的所述輸出端耦合到振蕩器的輸出端；具有耦合到所述比較器的所述倒相輸入端的輸出端的電流源；在其所述輸出端耦合到所述電流源的第一電路，用于在所述比較器的所述倒相輸入端提供第二電壓基準，以使所述比較器輸出端隨著施加的輸入信號從第一電壓基準充電到第二電壓基準而處在第一電平狀態；和第二電路，用于在比較器的輸出端響應施加的輸入信號的幅度變得等于第二電壓基準切換到第二電平狀態時在所述比較器的所述倒相輸入端提供第一電壓基準，在施加的輸入信號的幅度變得等于第二電壓基準時，施加的輸入信號的幅度開始放電，并且所述第二電路與所述第一電路并聯耦合。
4．根據權利要求3所述的基準振蕩器，其中所述第一電路包括用于在其輸出端提供基準電壓的電壓源；和具有耦合到所述電壓源的所述輸出端的控制電極、耦合到所述比較器的所述倒相輸入端的第一電極、和耦合到被提供第二電壓基準的端子的第二電極的第一導電型的第一晶體管。
5．根據權利要求4所述的基準振蕩器，其中所述第二電路包括具有耦合到所述比較器的所述倒相輸入端的第一電極、第二電極、和耦合到所述第二電極的控制電極的所述第一導電型的第二晶體管；和耦合到所述比較器的所述輸出端的開關，用于每當所述比較器的輸出端處在第二電平狀態時將所述第二晶體管并聯耦合到所述第一晶體管。
6．根據權利要求5所述的基準振蕩器，其中所述開關包括具有耦合到所述比較器的所述輸出端的控制電極，耦合到所述端子的第一電極，和耦合到所述第二晶體管的所述第二和控制電極的第二電極的第二導電型的第三晶體管。
7．一種產生具有第一和第二邏輯狀態的周期信號的方法，包括步驟提供在第一電壓基準和第二電壓基準之間變化的信號；提供預定幅度的電壓基準；從所述電壓基準產生所述第二電壓基準，第二電壓基準的幅度比所述電壓基準的所述幅度大預定電壓；產生所述第一電壓基準，其幅度基本等于所述預定電壓；和將所述信號與所述第一和第二電壓基準比較以產生周期性信號。
全文摘要
控制器振蕩器響應所施加的在第一和第二電壓之間變化的鋸齒信號,提供具有第一和第二輸出電平狀態的周期性輸出信號。該振蕩器由比較器構成,比較器的同相輸入端接收施加至此的鋸齒信號以便在其輸出端產生周期性輸出信號。第一電壓基準電路產生施加到比較器的倒相輸入端的第二電壓,同時周期性輸出信號處在第一輸出電平狀態,并且該輸入信號從第一電壓向第二電壓變化。隨著輸入信號變得與第二電壓相同,比較器的輸出端切換到第二輸出電平狀態并在比較器的倒相輸入端提供第一電壓。
文檔編號H03L1/02GK1301085SQ0013487
公開日2001年6月27日 申請日期2000年12月5日 優先權日1999年12月6日
發明者約瑟夫·哈拉米克, 弗蘭蒂瑟克·蘇庫普, 杰佛遜·W.·霍爾 申請人:半導體元件工業有限責任公司