專利名稱：一種采用噪聲抵消技術的cmos寬帶低噪聲放大器的制作方法
技術領域：
本發明涉及一種低噪聲放大器，尤其涉及一種采用噪聲抵消技術的CMOS寬帶低噪聲放大器。
背景技術：
隨著無線通信技術的不斷發展，無線寬帶技術已經成為大多數用戶升級的首選技術。寬帶低噪聲放大器是無線寬帶系統中非常關鍵的模塊，尤其是在無線接收機當中，低噪聲放大器一般位于接收機的最前端，如圖1所示，從天線饋入的微弱信號經過頻帶選通濾波器后要通過低噪聲放大器進行放大，再拿到后級進行處理，其性能直接影響到接收機的整體性能。它必須在很寬的頻帶范圍內實現輸入阻抗匹配、提供平坦的增益、引入盡可能低的噪聲，并保證有足夠的線性范圍容納可能出現的信號能量。因此設計一個大帶寬的LNA是無線系統設計中非常重要的環節。絕大多數應用要求低噪聲放大器具有50 Ω的輸入阻抗，從而使得低噪聲放大器的輸入可以直接作為片外射頻濾波器的終端負載，這是低噪聲放大器的設放大器的計中必須滿足的一個性能指標。當阻抗不匹配時，射頻濾波器到低噪聲放大器的功率傳輸會發生反射，嚴重惡化系統性能。目前可以提供電阻性輸入阻抗的寬帶匹配有共柵極輸入和匹配網絡匹配、電阻負反饋三種方式。共柵極輸入的方式不需要復雜的匹配網絡，但是它的增益不高，無法良好的抑制后級電路噪聲。而且在特別是在短溝道器件下，它的噪聲是相當高的。匹配網絡匹配能夠有較高增益，但需要采用片上電感，增加了芯片的面積和成本，同時電路的線性度也比較差，應用領域受到局限。帶有并聯電阻負反饋的共源結構能在寬帶下實現輸入匹配。但是其增益和噪聲性能不佳。小信號傳輸需要系統的噪聲系數NF達到系統的要求，而輸入匹配和噪聲系數之間存在著重要的折衷。
發明內容
針對上述現有技術，本發明提供一種采用噪聲抵消技術的CMOS寬帶低噪聲放大器，本發明結構簡單，減小了芯片面積，便于集成，降低了成本，本發明放大器在輸入匹配、噪聲、增益、帶寬和線性度方面具有一定的優勢，其性價比高。為了解決上述技術問題，本發明一種采用噪聲抵消技術的CMOS寬帶低噪聲放大器予以實現的技術方案是:包括信號輸入級和噪聲抵消級，所述信號輸入級由電感L1、電阻RF、NM0S管Ml-a和PMOS管Ml_b組成，其中的PMOS管Ml_b和NMOS管Ml_a構成了一自偏置反相器，所述信號輸入級利用所述電阻RF的負反饋實現輸入阻抗的匹配；所述噪聲抵消級由電阻R1、電容Cl和兩個NMOS晶體管M2、M3組成，所述噪聲抵消級用于與所述信號輸入級的噪聲電壓相互抵消；上述各電子元器件之間的連接關系為:信號由電感Li輸入，電感Li與電阻RF的一端、NMOS管Ml-a的柵極、PMOS管Ml-b的柵極和NMOS管M2的柵極連接，NMOS管Ml_a的源極接地，PMOS管Ml_b的源極接電源VDD ；電阻RF的另一端與NMOS管Ml_a的漏極、PMOS管Ml_b的漏極和NMOS管M2的漏極結合再與電容Cl連接，電容Cl的另一端接電阻Rl的一端和NMOS管M3的柵極，電阻Rl的另一端和NMOS管M3的漏極連接至電源VDD，NM0S管M3的源極與NMOS管M2的漏極連接后作為信號的輸出端。本發明采用噪聲抵消技術的CMOS寬帶低噪聲放大器，所述電感Li在輸入端提供諧振，用以抵消輸入端的容性寄生。與現有技術相比，本發明放大器的有益效果是:(I)將噪聲抵消技術、電流復用技術和電阻負反饋相結合，不僅滿足輸入匹配還有較高的增益、較低的噪聲，滿足了現在需求越來越多無線寬帶技術的應用需求。(2)本發明采用CHART0.18 μ m RF工藝，1.8V低電壓供電有較低的功。(3)本發明中的電子元器件數量少，可以有效的減小芯片面積，降低了成本。(4)采用CMOS工藝，可以與采用同樣工藝的基帶電路集成在同一塊芯片上，實現片上系統，做成完整的寬帶收發電路。
圖1是低噪聲放大器在無線接收機中應用的示意圖；圖2是本發明采用噪聲抵消技術的CMOS寬帶低噪聲放大器的電路圖；圖3是本發明低噪聲放大器的噪聲(NF)前后仿真結果圖；圖4-1是本發明低噪聲放大器的S參數的前仿真結果圖；圖4-2是本發明低噪聲放大器的S參數的后仿真結果圖；圖5是本發明低噪聲放大器600MHz時的輸入三階截點(IIP3)的仿真結果圖。
具體實施例方式下面結合具體實施方式
對本發明作進一步詳細地描述。如圖2所示，本發明一種采用噪聲抵消技術的CMOS寬帶低噪聲放大器，包括信號輸入級和噪聲抵消級。所述信號輸入級由電感L1、電阻RF、NM0S管Ml-a和PMOS管Ml_b組成，其中的PMOS管Ml-b和NMOS管Ml_a構成了一自偏置反相器，所述信號輸入級為電阻負反饋和自偏置反相器的結合，也即是阻抗匹配和電路復用方法的結合，從而同時達到阻抗匹配和信號放大的目的，所述電感Li在輸入端提供諧振，用以抵消輸入端的容性寄生。所述噪聲抵消級由電阻R1、電容Cl和兩個NMOS晶體管M2、M3組成，所述噪聲抵消級用于與所述信號輸入級的噪聲電壓相互抵消。上述各電子元器件之間的連接關系如下:信號由電感Li輸入，電感Li與電阻RF的一端、NMOS管Ml-a的柵極、PMOS管Ml-b的柵極和NMOS管M2的柵極連接，NMOS管Ml_a的源極接地，PMOS管Ml_b的源極接電源VDD ；電阻RF的另一端與NMOS管Ml_a的漏極、PMOS管Ml_b的漏極和NMOS管M2的漏極結合再與電容Cl連接，電容Cl的另一端接電阻Rl的一端和NMOS管M3的柵極，電阻Rl的另一端和NMOS管M3的漏極連接至電源VDD，NM0S管M3的源極與NMOS管M2的漏極連接后作為信號的輸出端。
本發明放大器的工作原理如下:若只考慮輸入晶體管PMOS管Ml-b和NMOS管Ml-a的熱噪聲電流In，此電流流過電阻RF和電阻RS串聯回路到地，在PMOS管Ml_b和NMOS管Ml-a的漏極B和PMOS管Ml_b和NMOS管Ml_a的柵極A產生相位相同而幅度不等的噪聲電壓Vn, B和Vn, A。然后噪聲電壓Vn, A被噪聲抵消級的NMOS管M2放大至M2的柵極和M3的源極的連接點C點，噪聲電壓Vn, B經過NMOS管M3至C點，在C點結合，由于這兩路電壓相位相反，只要調整電路參數使其幅度相同，就可將噪聲完全抵消。實施例:本實施例采用圖2所示電路結構，電路的仿真基于CHRT0.18 μ m RF工藝，采用Cadence SpectreRF工具。電源VDD電壓為1.8V，工作頻段在0.1-1.2GHz，圖3給出了噪聲(NF)前后仿真結果圖；圖4-1和圖4-2給出了 S參數的前、后仿真結果圖，其中的S11，S12，S21和S22分別表示輸入反射系數、反向電壓增益、正向電壓增益和輸出反射系數；圖5給出了 600MHz頻率下輸入三階截點IIP3的仿真結果。噪聲為1.3-1.55dB,電路的增益大于16dB,600MHz頻率電路的輸入三階截點IIP3為_7dBm。這些結果說明本發明在輸入匹配、噪聲、增益、帶寬和線性度方面有一定的優勢。盡管上面結合圖對本發明進行了描述，但是本發明并不局限于上述的具體實施方式
，上述的具體實施方式
僅僅是示意性的，而不是限制性的，本領域的普通技術人員在本發明的啟示下，在不脫離本發明宗旨的情況下，還可以做出很多變形，這些均屬于本發明的保護之內。
權利要求
1.一種采用噪聲抵消技術的CMOS寬帶低噪聲放大器，包括信號輸入級和噪聲抵消級，其特征在于: 所述信號輸入級由電感L1、電阻RF、NMOS管Ml-a和PMOS管Ml_b組成，其中的PMOS管Ml-b和NMOS管Ml-a構成了一自偏置反相器，所述信號輸入級利用所述電阻RF的負反饋實現輸入阻抗的匹配； 所述噪聲抵消級由電阻R1、電容Cl和兩個NMOS晶體管M2、M3組成，所述噪聲抵消級用于與所述信號輸入級的噪聲電壓相互抵消； 上述各電子元器件之間的連接關系為: 信號由電感Li輸入，電感Li與電阻RF的一端、NMOS管Ml_a的柵極、PMOS管Ml_b的柵極和NMOS管M2的柵極連接，NMOS管Ml_a的源極接地，PMOS管Ml_b的源極接電源VDD ；電阻RF的另一端與NMOS管Ml-a的漏極、PMOS管Ml_b的漏極和NMOS管M2的漏極結合再與電容Cl連接，電容Cl的另一端接電阻Rl的一端和NMOS管M3的柵極，電阻Rl的另一端和NMOS管M3的漏極連接至電源VDD，NM0S管M3的源極與NMOS管M2的漏極連接后作為信號的輸出端。
2.根據權利要求1所述采用噪聲抵消技術的CMOS寬帶低噪聲放大器，其特征在于，所述電感Li在輸入端提供諧振，用以抵消輸入端的容性寄生。
全文摘要
本發明公開了一種采用噪聲抵消技術的CMOS寬帶低噪聲放大器，其結構是包括信號輸入級和噪聲抵消級，所述信號輸入級由電感Li、電阻RF、NMOS管M1-a和PMOS管M1-b組成，其中的PMOS管M1-b和NMOS管M1-a構成了一自偏置反相器，所述信號輸入級利用所述電阻RF的負反饋實現輸入阻抗的匹配，所述電感Li在輸入端提供諧振，用以抵消輸入端的容性寄生；所述噪聲抵消級由電阻R1、電容C1和兩個NMOS晶體管M2、M3組成，所述噪聲抵消級用于與所述信號輸入級的噪聲電壓相互抵消。本發明放大器在輸入匹配、噪聲、增益、帶寬和線性度方面有一定的優勢，其結構簡單，芯片面積小，便于集成，成本低，其性價比高。
文檔編號H03F1/26GK103095224SQ20131003367
公開日2013年5月8日 申請日期2013年1月29日 優先權日2013年1月29日
發明者秦國軒, 閆月星, 楊來春 申請人:天津大學