單元包括第三十八PMOS管、第六i^一NMOS管、第六十二NMOS管以及第六十三NMOS 管； 所述第三十八PMOS管的柵極與所述第六十一NMOS管的柵極的共接點作為所述開 關調節單元的受控端，所述第三十八PMOS管的漏極與襯底的共接點作為所述開關調節單 元的第一輸入端，所述第三十八PMOS管的源極與所述第六十一NMOS管的漏極以及所述 第六十三NMOS管的柵極共接于所述第六十二NMOS管的柵極，所述第六十二NMOS管的漏 極與所述第六十三NMOS管的漏極的共接點作為所述開關調節單元的第二輸入端，所述第 NMOS管的源極與襯底、所述第六十二NMOS管的源極與襯底以及所述第六十三NMOS 管的源極與襯底共接所形成的共接點作為開關調節單元的輸出端； 所述第五開關調節單元與所述第六開關調節單元為結構相同的開關調節單元，所述開 關調節單元包括第三十九PMOS管、第六十四NMOS管及第六十五NMOS管；所述第三十九 PMOS管的柵極與所述第六十四NMOS管的柵極的共接點作為所述開關調節單元的受控端， 所述第三十九PMOS管的漏極作為所述開關調節單元的第一輸入端，所述第三十九PMOS管 的源極與所述第六十四NMOS管的漏極共接于所述第六十五NMOS管的柵極，所述第六十五 NMOS管的漏極作為所述開關調節單元的第二輸入端，所述第三十九PMOS管的襯底、所述第 六十四NMOS管的襯底和源極以及所述第六十五NMOS管的襯底和源極共接所形成的共接點 作為開關調節單元的輸出端。
6. 如權利要求4所述的芯片端口阻抗匹配校正電路，其特征在于，所述第七開關調 節單元和所述第八開關調節單元為結構相同的開關調節單元，所述開關調節單元包括第 SiPMOS管、第七NMOS管、第八NMOS管以及第九NMOS管；所述第三i^一PMOS管的柵極 與所述第七NMOS管的柵極的共接點作為所述開關調節單元的受控端，所述第三十一PMOS 管的漏極作為所述開關調節單元的第一輸入端，所述第三十一PMOS管的源極與所述第七 NMOS管的漏極的共接點連接所述第八NMOS管的柵極與所述第九NMOS管的柵極的共接點， 所述第八NMOS管的漏極作為所述開關調節單元的第二輸入端，所述第八NMOS管的源極連 接所述第九匪OS管的漏極，所述第三i^一PMOS管的襯底、所述第七NMOS管的襯底和源極、 所述第八NMOS管的襯底以及所述第九NMOS管的襯底和源極共接所形成的共接點作為所述 開關調節單元的輸出端。
7. 如權利要求4所述的芯片端口阻抗匹配校正電路，其特征在于，第九開關調節單元 和第十開關調節單元為結構相同的開關調節單元，所述開關調節單元包括第三十二PMOS 管、第十NMOS管、第i^一NMOS管、第十二NMOS管、第十三NMOS管以及第十四NMOS管；所述 第三十二PMOS管的漏極作為所述開關調節單元的第一輸入端，所述第三十二PMOS管的源 極與所述第十NMOS管的漏極的共接點連接所述第十一NMOS管的柵極與所述第十二NMOS 管的柵極、所述第十三NMOS管的柵極以及所述第十四NMOS管的柵極的共接點，所述第十一 NMOS管的漏極作為所述開關調節單元的第二輸入端，所述第十二NMOS管的漏極和源極分 別連接所述第十一匪OS管的源極和所述第十三NMOS管的漏極，所述第十三NMOS管的源極 連接所述第十四NMOS管的漏極，所述第三十二PMOS管的襯底、所述第十NMOS管的襯底和 源極、所述第i^一NMOS管的襯底、所述第十二NMOS管的襯底、所述第十三NMOS管的襯底 以及所述第十四NMOS管的襯底和源極共接所形成的共接點作為所述開關調節單元的輸出 端。
8. 如權利要求4所述的芯片端口阻抗匹配校正電路，其特征在于，所述第i^一開關調 節單元和所述第十二開關調節單元為結構相同的開關調節單元，所述開關調節單元包括第 三十三PMOS管、第十五NMOS管、第十六NMOS管、第十七NMOS管、第十八NMOS管、第十九 NMOS管、第二十NMOS管、第二^-一NMOS管、第二十二NMOS管以及第二十三NMOS管； 所述第三十三PMOS管的柵極與所述第十五NMOS管的柵極的共接點作為所述開關調 節單元的受控端，所述第三十三PMOS管的漏極作為所述開關調節單元的第一輸入端，所述 第三十三PMOS管的源極連接所述第十五NMOS管的漏極，所述第三十三PMOS管的柵極與所 述第十五NMOS管的柵極的共接點連接所述第十六NMOS管的柵極與所述第十七NMOS管的 柵極、所述第十八NMOS管的柵極、所述第十九NMOS管的柵極、所述第二十NMOS管的柵極、 所述第二十一NMOS管的柵極、所述第二十二NMOS管的柵極以及所述第二十三NMOS管的柵 極共接所形成的共接點，所述第十六NMOS管的漏極作為所述開關調節單元的第二輸入端， 所述第十七NMOS管的漏極和源極分別連接所述第十六NMOS管的源極和所述第十八NMOS 管的漏極，所述第十九NMOS管的漏極和源極分別連接所述第十八NMOS管的源極和所述第 二十NMOS管的漏極，所述第二十一NMOS管的漏極和源極分別連接所述第二十NMOS管的源 極和所述第二十二NMOS管的漏極，所述第二十二NMOS管的源極連接所述第二十三NMOS管 的漏極，所述第三十三PMOS管的襯底、所述第十五NMOS管的襯底和源極、所述第十六NMOS 管的襯底、所述第十七NMOS管的襯底、所述第十八NMOS管的襯底、所述第十九NMOS管的襯 底、所述第二十NMOS管的襯底、所述第二i^一NMOS管的襯底、所述第二十二NMOS管的襯底 以及所述第二十三NMOS管的襯底和源極共接所形成的共接點作為所述開關調節單元的輸 出端。
9. 如權利要求1所述的芯片端口阻抗匹配校正電路，其特征在于，所述阻值比較模塊 包括： 第二十四NMOS管、第二十五NMOS管、第二十六NMOS管、第二十七NMOS管、第二十八NMOS管、第二十九NMOS管、第三十NMOS管、第三i^一NMOS管、第三十四PMOS管、第三十五 PMOS管、第三十六PMOS管、第三十七PMOS管、第五十四電阻、第五十五電阻、第五十六電阻 R、第五十七電阻、第五十八電阻、第五十九電阻、第一電容C1、第二電容C2、第三電容C3以 及電平轉換電路； 所述第二十四NMOS管的柵極和所述第三十一NMOS管的柵極共接，并從所述數字邏輯 控制模塊接收所述第一比較控制信號或所述第二比較控制信號，所述第二十四NMOS管的 源極與所述第五十四電阻R54的第一端共接于所述第二十七NMOS管的柵極，所述第五十四 電阻R54的第二端連接所述第二電容C2的第一端，所述第五十六電阻R56的第一端與所述 第五十七電阻R57的第一端共接于所述第二十四NMOS管的漏極，所述第五十五電阻R55連 接于所述第三十四PMOS管的源極與所述第五十六電阻R56的第二端之間，所述第五十七電 阻R57的第二端、所述第二十五NMOS管的漏極和柵極、所述第二十八NMOS管的柵極以及所 述第二十九NMOS管的柵極共接，所述第三十四PMOS管的漏極與所述第三十五PMOS管的漏 極、所述第三十六PMOS管的漏極以及所述第三十七PMOS管的漏極共接于所述第三十NMOS 管的漏極，所述第三十五PMOS管的源極和柵極共接于所述第三十六PMOS管的柵極，所述第 二十六NMOS管的漏極連接所述第三十五PMOS管的源極，所述第二十七NMOS管的漏極與 所述第三十七PMOS管的柵極共接于所述第三十六PMOS管的源極，所述第二十六NMOS管的 源極與所述第二十七NMOS管的源極共接于所述第二十八NMOS管的漏極，所述第二電容C2 的第二端與所述第二十五NMOS管的源極、所述第二十八NMOS管的源極以及所述第二十九 NMOS管的源極共接于地，所述第三十七PMOS管的源極與所述第二十九NMOS管的漏極、所 述第三十NMOS管的源極以及所述第三十一NMOS管的漏極共接于所述電平轉換電路的輸入 端，所述電平轉換電路的輸出端連接所述數字邏輯控制模塊，所述第三十一NMOS管的源極 與所述第二十六NMOS管的柵極共接于所述第五十八電阻R58的第一端，所述第五十八電阻 R58的第二端連接所述第三電容C3的第一端，所述第三電容C3的第二端與所述第一電容 Cl的第一端共接于所述第五十九電阻R59的第一端，所述第一電容Cl的第二端接地，所述 第五十九電阻R59的第二端連接所述電阻接入開關模塊的電流輸入端、所述第一電阻匹配 模塊的基準電流接入端口以及所述第二電阻匹配模塊的基準電流接入端口。
10. -種芯片，包括電阻接入開關模塊，所述電阻接入開關模塊連接外部電阻，所述電 阻接入開關模塊用于控制所述外部電阻與所述芯片之間的連接關系；其特征在于，所述芯 片還包括如權利要求1-9任一項所述的芯片端口阻抗匹配校正電路。
【專利摘要】本發明屬于芯片端口阻抗匹配技術領域，提供了一種芯片及其端口阻抗匹配校正電路。本發明在芯片通過數字邏輯控制模塊調整第一電阻匹配模塊或第二電阻匹配模塊的總阻值，并控制阻值比較模塊交替獲取外部電阻的電壓和第一電阻匹配模塊的電壓或第二電阻匹配模塊的電壓，由阻值比較模塊對外部電阻的電壓與第一內部電阻電壓或第二內部電阻電壓進行比較，并根據比較結果輸出比較反饋信號至數字邏輯控制模塊，再由數字邏輯控制模塊根據比較反饋信號判斷第一電阻匹配模塊或第二電阻匹配模塊的總阻值是否等于外部電阻的阻值，是，則表明阻抗匹配完成，否，則數字邏輯控制模塊繼續調整第一電阻匹配模塊或第二電阻匹配模塊的總阻值以達到完成阻抗匹配的目的。
【IPC分類】H03K19-0175, H03H7-38
【公開號】CN104734657
【申請號】CN201310700398
【發明人】趙鵬, 宋陽, 李帥人, 劉艷嬌
【申請人】深圳市國微電子有限公司
【公開日】2015年6月24日
【申請日】2013年12月18日