一種芯片內部時鐘產生和差異性檢測方法及電路的制作方法
【技術領域】
[0001]本發明涉及一種芯片內部時鐘產生和差異性檢測方法及電路。
【背景技術】
[0002]由于芯片在制造和工作過程中存在差異性，會造成相同設計的芯片在不同生產批次和不同的工作環境下的性能都不一樣，通常原因被總結為PVT(制程、電壓、溫度)造成的差異，而目前沒有很好的辦法去探測這種由于生產批次和不同的工作環境造成的芯片性能差異，所以只能將最悲觀的情況(也就是所有批次中最差批次的性能，且在所有環境中最差環境下的性能)設置為芯片可以運行的最高頻率，這樣其實使得大部分的芯片都無法工作于自己的最佳狀態。
【發明內容】
[0003]本發明要解決的技術問題，在于提供一種芯片內部時鐘產生和差異性檢測方法及電路，可以檢測出芯片在不同批次和不同環境下的最佳性能，使每一個芯片都可以充分發揮自己的最大性能，同時還可以節省能耗。
[0004]本發明的芯片內部時鐘產生和差異性檢測方法是這樣實現的:一種芯片內部時鐘產生和差異性檢測方法，包括如下步驟:
[0005]根據開關控制信號的控制將LVT、RVT、HVT三個反相器鏈分別連成環路，得到三個振蕩環并產生振蕩時鐘；其中，所述LVT、RVT、HVT三個反相器鏈分別由LVT、RVT、HVT標準庫單元構成，且每個鏈上的反相器個數為奇數個；
[0006]所述三個振蕩環產生的振蕩時鐘分別在固定時長內對振蕩時鐘進行計數，得到計數值;根據所得的計數值和預設的DVFS映射表格的內容進行判斷，得到當前芯片最適合的電壓和頻率對應關系;根據該對應關系對當如電壓及當如最尚時鐘頻率進彳丁調整；
[0007]同時，所述三個振蕩環產生的振蕩時鐘根據使用的需求作第一級多路選擇，從而選擇其中一路作為芯片的備選工作時鐘輸出，需要高頻率時選通LVT的振蕩時鐘，需要低頻率時選通HVT的振蕩時鐘，需要中間頻率時則選通RVT的振蕩時鐘；
[0008]所述備選工作時鐘輸出后，再和芯片的晶體振蕩電路時鐘作第二級多路選擇，其中，當三個振蕩環工作后，選通備選工作時鐘，反之，當三個振蕩環不工作時，則選通晶體振蕩電路。
[0009]進一步的，所述所得的根據計數值和預設的DVFS映射表格的內容進行判斷的過程是:得到LVT、RVT、HVT三個振蕩環的計數值后，在預設的DVFS映射表中的LVT、RVT、HVT對應項中找到最接近的條件項，在LVT、RVT、HVT三個匹配條件項中，將電壓值中的最高值作為芯片最后調整的電壓值，將最尚頻率的最低值作為芯片最后調整的最尚頻率。
[0010]進一步的，在選通備選工作時鐘時同時將晶體振蕩電路關閉。
[0011 ] 進一步的，所述DVFS映射表格產生方法如下:所述LVT、RVT、HVT三個反相器鏈分別由LVT、RVT、HVT標準庫單元構成，且每個鏈上的反相器個數為奇數個;根據LVT、RVT、HVT三個標準庫單元中反相器單元的延遲時間和反相器鏈上的反相器個數進行評估，將每個反相器延遲時間乘以反相器個數所得的乘積就是反相器振蕩環的振蕩周期時間，再用在固定時間段的計數時間除以振蕩環的振蕩周期，以此得到LVT、RVT、HVT三種基本單元在各種不同條件下的期望計數值;然后再基于過去相同工藝下的振蕩環進行大量實驗，可以得到每個振蕩環的計數值所對應的最高頻率和電壓;這個對應關系在不斷的芯片生產和測試過程中可以不斷的疊代優化，可以不斷逼近真實的映射關系，再通過映射表格形式記錄并存儲下來。
[0012]本發明的芯片內部時鐘產生和差異性檢測裝置是這樣實現的:一種芯片內部時鐘產生和差異性檢測裝置，包括起振連接單元、LVT庫反相器鏈、RVT庫反相器鏈、HVT庫反相器鏈、三個計數單元、DVFS判斷單元、DVFS映射表格存儲單元、電源管理電路、時鐘管理電路、第一級多路選擇器以及第二級多路選擇器；
[0013]所述起振連接單元將LVT庫反相器鏈、RVT庫反相器鏈、HVT庫反相器鏈分別連成環路，得到三個振蕩環;所述三個振蕩環分別通過一所述計數單元連接所述D VFS判斷單元，所述DVFS判斷單元分別連接DVFS映射表格存儲單元、電源管理電路和時鐘管理電路;所述三個振蕩環還連接所述第一級多路選擇器，所述第一級多路選擇器和芯片的晶體震蕩電路還連接所述第二級多路選擇器；
[0014]所述三個振蕩環發生振蕩產生時鐘，并送往對應的計數單元；
[0015]所述三個計數單元分別在固定時長內對振蕩時鐘進行計數，并將計數值送往DVFS判斷單元；
[0016]所述DVFS判斷單元根據計數值和DVFS映射表格存儲單元中的DVFS映射表格的內容進行判斷，得到當前芯片最適合的電壓和頻率對應關系，并將判斷結果送往所述電源管理單元和所述時鐘管理單元；
[0017]所述電源管理單元根據DVFS判斷結果對當前電壓進行調整；
[0018]所述時鐘管理單元根據DVFS判斷結果對當前最高時鐘頻率進行調整，以保證芯片可以運彳丁在自身最尚的頻率；
[0019]同時，所述三個振蕩環電路產生的振蕩時鐘根據使用的需求由所述第一級多路選擇器選擇一個作為芯片的備選工作時鐘被輸出，其中，需要高頻率時選通LVT的振蕩時鐘，需要低頻率時選通HVT的振蕩時鐘，需要中間頻率時則選通RVT的振蕩時鐘；
[0020]所述備選工作時鐘被輸出后，再和芯片的晶體震蕩電路產生的時鐘由所述第二級多路選擇器做第二級多路選擇:其中，當三個振蕩環工作后，選通備選工作時鐘，反之，當三個振蕩環不工作時，則選通晶體振蕩電路。
[0021 ]進一步的，所述所述DVFS判斷單元根據所得的計數值和預設的DVFS映射表格的內容進行判斷的過程是:
[0022]所述DVFS判斷單元得到LVT、RVT、HVT三個振蕩環的計數值后，在DVFS映射表格存儲單元預設的DVFS映射表中的LVT、RVT、HVT對應項中找到最接近的條件項，在LVT、RVT、HVT三個匹配條件項中，將電壓值中的最高值供所述電源管理單元作為芯片最后調整的電壓值，將最高頻率的最低值供所述時鐘管理單元作為芯片最后調整的最高頻率。
[0023]進一步的，在選通備選工作時鐘時同時將晶體振湯電路關閉，可以使芯片進一步節省能耗。
[0024]進一步的，所述起振連接單元還連接一開關控制單元，當該關控制單元的開關控制信號為打開有效時，將所述三個振蕩環連通。
[0025]本發明具有如下優點:
[0026](I)監控每個芯片的最佳性能，使每一個芯片都可以充分發揮自己的最大性能；
[0027](2)同時由于是奇數個反相器串成鏈，所以起振連接單元處會產生信號的周期性翻轉的信號，可以用于低功耗狀態下的電路工作時鐘，這時候可以關閉芯片的晶體振蕩器電路和PLL電路，可以使芯片進一步節省能耗；
[0028](3)使用LVT、RVT、HVT三種cell搭建三個振蕩環，使用三個振蕩環的頻率值來查詢得到芯片的最佳性能。
【附圖說明】
[0029]下面參照附圖結合實施例對本發明作進一步的說明。
[0030]圖1為本發明裝置的整體架構示意圖。
【具體實施方式】
[0031]本發明的芯片內部時鐘產生和差異性檢測方法包括如下步驟: