一種快速擾碼發生器及其實現方法

專利名稱：一種快速擾碼發生器及其實現方法
技術領域：
本發明屬于擾碼發生器技術領域，具體地說是一種快速擾碼發生器及其實現方法。
背景技術：
在WCDMA移動通信中，擾碼發生器是最基本的理論基礎之一，在WCDMA的上下行發生與接收中，都會用到擾碼發生器。所謂擾碼發生器，事實上就是用移位寄存器實現的偽隨機序列發生器，該偽隨機序列具有良好的自相關性與互相關性等一系列算法運算。
在現有技術中，3G TS 25.213 V3.4.0分發與調制(Spreading andmodulation)技術提出了中下行擾碼的產生方法，現有下行擾碼產生方法如下下行擾碼共有218-1＝262，143個擾碼，標號為0～262，142。擾碼分成512個擾碼集，每個擾碼集有16個擾碼，其中1個是主擾碼(primary scrambling code)，其它15個是從擾碼(secondary scrambling code)。主擾碼包含擾碼n＝16×i(i＝0～511)，第i個集的從擾碼包含擾碼16×i+k(k＝1～15)。主擾碼和從擾碼是唯一對應的。因此，擾碼k＝0～8191得到利用。
512個主擾碼又進一步分成64個擾碼組，每個擾碼組包含8個擾碼。16×8×j+16×k(j＝0～63，k＝0～7)。每個小區分配一個主擾碼。
下行擾碼序列是通過兩個實序列合并成復序列，每個實序列由兩個m序列模2加生成的序列的38400片斷(擾碼長度是38400)。每個m序列的生成多項式階數是18，對x是1+x7+x18，y是1+y5+y7+y10+y18。因此，擾碼是Gold序列的38400片斷。
上述說明的是協議中的擾碼。擾碼的具體生成方法請參閱圖1現有技術中擾碼發生器擾碼生成圖。擾碼的具體生成方法是用擾碼號為n的擾碼用序列zn來生成，zn(i)表示n號擾碼的第i個符號。
初始條件x(0)＝1，x(1)＝x(2)＝...＝x(16)＝x(17)＝0y(0)＝y(1)＝...＝y(16)＝y(17)＝1遞推公式x(i+18)＝x(i+7)+x(i)mod2，i＝0，...，218-20y(i+18)＝y(i+10)+y(i+7)+y(i+5)+y(i)mod2，i＝0，...，218-20因此，Gold序列zn為zn(i)＝x((i+n)mod(218-1))+y(i)mod2，i＝0，...，218-2.
則擾碼號為n的擾碼是Sdl，n(i)＝zn(i)+jZn(i+M)，i＝0，...，N-1.
其中j表示虛數，M＝131072，N是碼片周期，即38400。
當配置的碼號為n時，需要對圖1中的x序列移位n次，然后才能出來所需的擾碼，如果需要產生n號擾碼在M個相位以后的碼字，則需要繼續在對x序列進行n次移位后的基礎上對x序列和y序列同時再進行M次移位。
雖然現有技術提供了一種擾碼的具體生成方法，但是在實現過程中，經常會遇到需要在很短時間內產生需要的任意碼號在任意相位的碼字，用這種方法來產生擾碼至少要延遲n+M的時間才能產生所需的碼字，這樣就很可能滿足不了實現過程中實時性的要求。同時，如果要實時產生擾碼，可以提前n+M的時間產生擾碼，這固然滿足了實時性的要求，但是在這n+M的時間內，該擾碼發生器就會被獨占，不能被用作它途，可能需要若干套擾碼發生器來滿足實現不同多徑或信道的搜索或解調功能。第三，提前產生擾碼的方法增加了裝置的功耗，提前產生擾碼也增加了控制的復雜度。由于這三點原因，傳統的擾碼發生方法在控制復雜度、功耗和資源上都存在較大浪費。

發明內容
為克服現有技術的不足，本發明的目的在于提供一種快速擾碼發生器及其實現方法，能在WCDMA系統中產生任意碼號任意相位的擾碼。
本發明的另一個目的在于提供一種快速擾碼發生器及其實現方法，提高擾碼的實時性。
本發明的再一個目的在于提供一種快速擾碼發生器及其實現方法，降低資源占用，提高復用水平，用較少的擾碼發生器實現擾碼發生功能。
為完成上述發明目的，本發明采用的整體技術方案為一種快速擾碼發生器，包括一產生低位計數值的計數器，其輸入端接受擾碼使能信號，輸出端連接一產生高位計數值的計數器，用于產生對應于擾碼平移序列數分解成的多項式各項系數的低位計數值；一產生高位計數值的計數器，其輸入端連接所述的產生低位計數值的計數器，用于產生兩輪高位計數值；至少兩個移位寄存器組，它與產生低位計數值的計數器和產生高位計數值的計數器相連，用于在產生第一輪高位計數值時將擾碼碼號快速轉化成擾碼初相，在產生第二輪高位計數值時將擾碼初相快速轉化成為任意相位的擾碼碼字。
所述產生低位計數值的計數器為模19計數器，其輸出端經一或門電路連接產生高位計數值的計數器的輸入端。
所述產生高位計數值的計數器為模18計數器。
所述兩個移位寄存器組的第一個移位寄存器組由至少18個D觸發器組成，輸入擾碼初相的x序列，第二個移位寄存器組由至少18個D觸發器組成，全1值置入y序列，用于將擾碼碼號快速轉化成擾碼初相和將擾碼初相快速轉化成為任意相位的擾碼碼字。
一種快速擾碼發生器的實現方法，擾碼發生器包括產生低位計數值的計數器、產生高位計數值的計數器和至少兩個移位寄存器組，該方法至少包括以下步驟步驟1、產生低位計數值的計數器接收擾碼使能信號，產生對應于擾碼平移序列數分解成的多項式各項系數的低位計數值并輸出；步驟2、產生高位計數值的計數器產生第一輪高位計數值，兩個移位寄存器組將擾碼碼號轉化成擾碼初相；步驟3、產生高位計數值的計數器產生第二輪高位計數值，兩個移位寄存器組將擾碼初相轉化成為任意相位的擾碼碼字。
所述步驟1之前還包括將待測小區的擾碼初相置入對應x序列的第一個移位寄存器組，全1值置入對應于y序列的第二個移位寄存器組的步驟。
所述步驟1中的擾碼使能信號在高電平狀態有效。
所述步驟1中的多項式是指擾碼號平移的x、y序列用卷積表示成的多項式。
所述多項式的階數為18。
所述步驟1中的多項式各項系數值為1表示移位寄存器平移1位，為0表示不平移。
所述步驟1進一步包括下述步驟步驟11、產生低位計數值的計數器接受擾碼使能信號；步驟12、產生低位計數值的計數器產生對應于擾碼平移序列數分解成的多項式各項系數的低位計數值；步驟13、將產生的低位計數值輸出到產生高位計數值的計數器中。
所述步驟2中的運算為異或運算。
步驟2進一步包括下述步驟步驟21、產生高位計數值的計數器產生第一輪高位計數值；步驟22、兩個移位寄存器組的對應寄存器進行異或運算，并將異或結果寫入第一個移位寄存器組；步驟23、判斷低位計數值是否滿，不滿則重復步驟22，滿則將第一個移位寄存器組的值置入第二個移位寄存器組的對應寄存器中并清零第一個移位寄存器組，將擾碼碼號快速轉化成擾碼初相。
所述步驟23中的低位計數值滿是指低位計數值達到18。
所述步驟3進一步包括下述步驟步驟31、產生高位計數值的計數器產生第二輪高位計數值；步驟32、兩個移位寄存器組的對應寄存器將第一個移位寄存器組的值置入第二個移位寄存器組的對應寄存器中，將擾碼初相快速轉化成為任意相位的擾碼碼字。
本發明具有顯著的優點和積極效果。采用卷積的方法來生成多項式，對x序列進行快速移位產生擾碼號到擾碼初相的轉化，對x序列與y序列進行快速移位產生擾碼初相到任意擾碼相位的轉化，能在WCDMA系統中產生任意碼號任意相位的擾碼。并且提高了擾碼產生的實時性，降低了資源占用，提高復用水平，用較少的擾碼發生器實現擾碼發生功能。


圖1為現有技術中擾碼發生器擾碼產生圖；圖2為本發明擾碼產生模塊時序圖；圖3為本發明的裝置構成圖；圖4為本發明的模18計數器信號處理過程示意圖；圖5為本發明兩個移位寄存器信號處理過程示意圖；圖6為本發明快速擾碼初相計算時序圖；圖7為本發明的主流程圖。
具體實施例方式
下面結合說明書附圖來說明本發明的具體實施方式
。
任意碼號任意相位擾碼的計算方法可以采用下行擾碼快速產生的方法。下行擾碼為戈爾德(Gold)碼，根據m的周期性，右移M個相點的m序列，可以通過對原始序列做卷積來實現。擾碼碼號向擾碼初相的轉化與擾碼初相向任意相位的擾碼碼字的轉化從本質上都是一樣的，就是求將下行擾碼的x序列或x序列和y序列平移a后的初值這樣一個問題。
請參閱圖2本發明擾碼產生模塊時序圖，c為擾碼初相對應在絕對時標上的相位值；i為擾碼碼號轉化成擾碼初相開始計算時刻，e為擾碼碼號轉化成擾碼初相結束時刻，s為擾碼初相向任意相位擾碼碼字轉化結束時刻。
這樣，只需18×19×2的時間內就可以產生任意擾碼碼號任意相位的擾碼。圖中之所以標識c這個時刻，是因為擾碼為截斷的m序列，所以在擾碼產生過程中，在c時刻必須將擾碼初相置入。這樣可以保證擾碼產生器在整個相關過程中的連續性。
對于x序列平移n，本發明用一個作用到移位寄存器上的卷積多項式表示，即平移n可以分解成最多k個最高次數不大于k的平移之和。
所以具體的計算為首先存儲m＝0，1，...，17對應的卷積多項式am0+am1X+...+am17X17，m＝0，...，17，ami＝0，1，i＝0，...，17.
多項式的系數ami＝0，1，i＝0，...17，m＝0，...，17.，共18組，多項式的系數為1表示在此輪次中平移1次，為0表示不平移。
由于擾碼碼號向擾碼初相的轉化與擾碼初相向任意相位的擾碼碼字的轉化從本質上都是一樣的，只不過前者只對x序列移位，后者對x序列與y序列都移位。
所謂快速擾碼發生器事實上由兩部分功能組成第一部分就是將擾碼碼號快速轉化成擾碼初相的功能；第二部分就是將擾碼初相快速轉化成為任意相位的擾碼碼字的功能。這兩部分功能使用的是同一種擾碼發生辦法。
圖2中的前18×19的時間內就是將擾碼碼號轉化成擾碼初相，后18×19的時間就是將擾碼初相快速轉化成為任意相位的擾碼碼字，其產生原理是一樣的。
根據快速擾碼產生算法，對于擾碼的右移，需平移x序列與y序列，而要求的是從e時刻開始移位擾碼序列右移n次后的可能的相位，因此可以將平移n分解成最多k個最高次數不大于k的平移之和，這里k＝18。所以如圖2所示在初值計算啟動e到來時，將待測小區的擾碼初相置入對應x序列的移位寄存器，全1值置入對于y序列的移位寄存器，同時開始計算初值。
對于擾碼平移n，n用如下多項式表示n＝n0+n1*2+n2*22+n3*23+...n17*217，ni＝0，1公式中18個系數ni對應18個輪次的計數，在上式中，ni為1，表示此輪次平移有效，為0表示此輪次不平移。可知，這里共完成不大于18個平移。
如表1和表2的兩組多項式的系數則對應每輪中移位次數的計數，如果該系數為1，對應項的系數為1表示移位寄存器平移1位，為0表示不平移。每輪移位次數不大于18次。
對于x序列的平移來說，對應每個輪次的平移由下列18個多項式的系數(ai，17ai，16ai，15.....ai，1ai，0)決定，對于y序列的平移來說，對應每個輪次的平移由下列18個多項式的系數(bi，17bi，16bi，15.....bi，1bi，0)決定。
表1 X序列快速擾碼生成系數表

表2 Y序列快速擾碼生成系數表

請參見圖3本發明的裝置構成圖。本發明的快速擾碼發生器包括下列構成部分一產生低位計數值的計數器模19計數器1(fsr_low_cnt)，其輸入端接受擾碼使能信號，輸出端經或門電路連接一產生高位計數值的計數器模18計數器2的輸入端，產生低位計數值的計數器用于產生低位計數值，它對應擾碼平移序列數分解成的多項式各項系數；一產生高位計數值的計數器模18計數器2(fsr_high_cnt)，其輸入端連接所述模19計數器1經或門電路的輸出，能產生兩輪高位計數值；兩個移位寄存器組3、4，第一個移位寄存器組3由18個D觸發器組成，輸入擾碼初相的x序列，第二個移位寄存器組4是18個D觸發器組成的移位寄存器，全1值置入y序列，移位時，兩個寄存器組3、4的對應寄存器進行異或運算并將異或結果寫入第一個移位寄存器組3，在低位計數值滿時，將第一個移位寄存器組3的值置入第二個移位寄存器組4的對應寄存器中，用于在第一輪將擾碼碼號快速轉化成擾碼初相，第二輪將擾碼初相快速轉化成為任意相位的擾碼碼字。
請參閱圖4所示的本發明的信號處理過程示意圖和圖6快速擾碼初相計算時序圖，產生低位技術值得計數器模19計數器有一個擾碼使能信號(fsr_cal_start)輸入端，使能信號在高電平時有效；還有一個擾碼有效信號(fsr_cal_valid)輸入端，有效信號在高電平時有效。擾碼使能信號(fsr_cal_start)觸發后，開始計算快速擾碼，快速擾碼的計算時間為圖4中擾碼有效信號(fsr_cal_valid)為高電平的狀態，模19計數器1輸出信號為18位的低位計數值，低位計數值對應擾碼平移序列數分解成的多項式各項系數，模19計數器通過一或門電路與模18計數器2連接，模18計數器2也有使能信號(fsr_cal_start)輸入端，使能信號也是在高電平時有效，模18計數器2輸出兩輪高位計數值。
請參閱圖5本發明的兩個寄存器組的信號處理過程示意圖和圖6快速擾碼初相計算時序圖，快速擾碼發生器實現電路中有兩個移位寄存器組，第一個移位寄存器組3由18個D觸發器組成，第二個移位寄存器組4是由18個D觸發器組成的移位寄存器，當ni＝1時才進行移位，移位方向為圖中箭頭所示。
在實現快速擾碼發生方法時，首先平移n分解成n＝n0+n1*2+n2*22+n3*23+...n17*217，ni＝0，1ni中的i對應模18計數器的計數值i，即n0對應模18計數器計數值0，n1對應模18計數器計數值1，......，n17對應模18計數器計數值17。
aij中的i與ni的i相對應，aij中的j對應模19計數器的計數值j，即ai0對應模19計數器計數值0，ai1對應模19計數器計數值1，......，ai17對應模19計數器計數值17。
當aij＝1時，寄存器組3和寄存器組4的對應寄存器進行異或運算，即寄存器組3的D17與寄存器組4的D17異或，......，寄存器組3的D0與寄存器組4的D0異或，然后將異或結果寫入寄存器組3。
每當模19計數器計數到18時，將寄存器組3的值置入寄存器組4的對應寄存器中，即寄存器組3的D17與寄存器組4的D17對應，......，寄存器組3的D0與寄存器組4的D0對應，同時將寄存器組3清零。
請參閱圖7本發明的主流程圖，首先，將待測小區的擾碼初相置入對應x序列的第一個移位寄存器組3，全1值置入對于y的第二個移位寄存器4，同時開始計算初值。
然后，模19計數器1在高電平狀態接受擾碼使能信號，產生對應于擾碼平移序列數分解成的多項式各項系數的低位計數值，低位計數值對應擾碼平移序列數分解成的多項式各項系數，并輸出到一連接模18計數器2的或門電路。
模18計數器2也在高電平狀態有效，它根據模19計數器1輸出的低位計數值產生兩輪高位計數值，模18計數器2從0～17計數兩輪，在第一輪將擾碼碼號快速轉化成擾碼初相，在第二輪將擾碼初相快速轉化成為任意相位的擾碼碼字。在輸出第一輪高位計數值時，兩個移位寄存器組的對應寄存器進行運算并將運算結果寫入第一個移位寄存器組3，將擾碼碼號快速轉化成擾碼初相。具體過程為模18計數器2產生第一輪高位計數值，兩個移位寄存器組3、4的對應寄存器進行異或運算并將異或結果寫入第一個移位寄存器組3，當aij＝1時，寄存器組3和寄存器組4的對應寄存器進行異或運算，即寄存器組3的D17與寄存器組4的D17異或，......，寄存器組3的D0與寄存器組4的D0異或，然后將異或結果寫入寄存器組3。
每當模19計數器1計數到18時，將第一個移位寄存器組3的值置入第二個移位寄存器組4的對應寄存器中，即寄存器組3的D17與寄存器組4的D17對應，......，寄存器組3的D0與寄存器組4的D0對應，同時將寄存器組3清零。
判斷低位計數值是否滿，即是否達到18，是則將第一個移位寄存器組3的值置入第二個移位寄存器組4的對應寄存器中，將擾碼碼號快速轉化成擾碼初相；之后，模18計數器2產生第二輪高位計數值，兩個移位寄存器組的對應寄存器將第一個移位寄存器組的值置入第二個移位寄存器組的對應寄存器中，將擾碼初相快速轉化成為任意相位的擾碼碼字。在模18計數器2產生第二輪高位計數值時，兩個移位寄存器組3、4的對應寄存將第一個移位寄存器組3的值置入第二個移位寄存器組4的對應寄存器中，將擾碼初相快速轉化成為任意相位的擾碼碼字。
如上的偽碼描述中，如果是計算擾碼碼號向擾碼初相的轉化，則公式中的n即為擾碼碼號；如果是產生擾碼初相向任意相位如延遲m個碼字的擾碼碼字，則公式中的n即為擾碼m。
以上所述僅為本發明的優選實施例而已，并不用于限制本發明，對于本領域的技術人員來說，本發明可以有各種更改和變化。凡在本發明的精神和原則之內，所作的任何修改、等同替換、改進等，均應包含在本發明的權利要求范圍之內。
權利要求
1.一種快速擾碼發生器，其特征在于，它包括一產生低位計數值的計數器，其輸入端接受擾碼使能信號，輸出端連接一產生高位計數值的計數器，用于產生對應于擾碼平移序列數分解成的多項式各項系數的低位計數值；一產生高位計數值的計數器，其輸入端連接所述的產生低位計數值的計數器，用于產生兩輪高位計數值；至少兩個移位寄存器組，它與產生低位計數值的計數器和產生高位計數值的計數器相連，用于在產生第一輪高位計數值時將擾碼碼號快速轉化成擾碼初相，在產生第二輪高位計數值時將擾碼初相快速轉化成為任意相位的擾碼碼字。
2.根據權利要求1所述的快速擾碼發生器，其特征在于，所述產生低位計數值的計數器為模19計數器，其輸出端經一或門電路連接產生高位計數值的計數器的輸入端。
3.根據權利要求1所述的快速擾碼發生器，其特征在于，所述產生高位計數值的計數器為模18計數器。
4.根據權利要求1所述的快速擾碼發生器，其特征在于，所述兩個移位寄存器組的第一個移位寄存器組由至少18個D觸發器組成，輸入擾碼初相的x序列，第二個移位寄存器組由至少18個D觸發器組成，全1值置入y序列，用于將擾碼碼號快速轉化成擾碼初相和將擾碼初相快速轉化成為任意相位的擾碼碼字。
5.一種快速擾碼發生器的實現方法，擾碼發生器包括產生低位計數值的計數器、產生高位計數值的計數器和至少兩個移位寄存器組，其特征在于，該方法至少包括以下步驟步驟1、產生低位計數值的計數器接收擾碼使能信號，產生對應于擾碼平移序列數分解成的多項式各項系數的低位計數值并輸出；步驟2、產生高位計數值的計數器產生第一輪高位計數值，兩個移位寄存器組將擾碼碼號轉化成擾碼初相；步驟3、產生高位計數值的計數器產生第二輪高位計數值，兩個移位寄存器組將擾碼初相轉化成為任意相位的擾碼碼字。
6.根據權利要求5所述的快速擾碼發生器的實現方法，其特征在于，所述步驟1之前還包括將待測小區的擾碼初相置入對應x序列的第一個移位寄存器組，全1值置入對應于y序列的第二個移位寄存器組的步驟。
7.根據權利要求5所述的快速擾碼發生器的實現方法，其特征在于，所述步驟1中的擾碼使能信號在高電平狀態有效。
8.根據權利要求5所述的快速擾碼發生器的實現方法，其特征在于，所述步驟1中的多項式是指擾碼號平移的x、y序列用卷積表示成的多項式。
9.根據權利要求8所述的快速擾碼發生器的實現方法，其特征在于，所述多項式的階數為18。
10.根據權利要求8所述的快速擾碼發生器的實現方法，其特征在于，所述步驟1中的多項式各項系數值為1表示移位寄存器平移1位，為0表示不平移。
11.根據權利要求5所述的快速擾碼發生器的實現方法，其特征在于，所述步驟1進一步包括下述步驟步驟11、產生低位計數值的計數器接受擾碼使能信號；步驟12、產生低位計數值的計數器產生對應于擾碼平移序列數分解成的多項式各項系數的低位計數值；步驟13、將產生的低位計數值輸出到產生高位計數值的計數器中。
12.根據權利要求5所述的快速擾碼發生器的實現方法，其特征在于，所述步驟2中的運算為異或運算。
13.根據權利要求5所述的快速擾碼發生器的實現方法，其特征在于，步驟2進一步包括下述步驟步驟21、產生高位計數值的計數器產生第一輪高位計數值；步驟22、兩個移位寄存器組的對應寄存器進行異或運算，并將異或結果寫入第一個移位寄存器組；步驟23、判斷低位計數值是否滿，不滿則重復步驟22，滿則將第一個移位寄存器組的值置入第二個移位寄存器組的對應寄存器中并清零第一個移位寄存器組，將擾碼碼號快速轉化成擾碼初相。
14.根據權利要求13所述的快速擾碼發生器的實現方法，其特征在于，所述步驟23中的低位計數值滿是指低位計數值達到18。
15.根據權利要求5所述的快速擾碼發生器的實現方法，其特征在于，所述步驟3進一步包括下述步驟步驟31、產生高位計數值的計數器產生第二輪高位計數值；步驟32、兩個移位寄存器組的對應寄存器將第一個移位寄存器組的值置入第二個移位寄存器組的對應寄存器中，將擾碼初相快速轉化成為任意相位的擾碼碼字。
全文摘要
本發明是一種快速擾碼發生器及其實現方法。包括產生低位計數值計數器，產生高位計數值計數器和將擾碼碼號快速轉化成擾碼初相并將擾碼初相快速轉化成為任意相位擾碼碼字的至少兩個移位寄存器組。產生低位計數值計數器接收擾碼使能信號，產生對應于擾碼平移序列數分解成的多項式各項系數的低位計數值；產生高位計數值計數器產生第一輪高位計數值，兩個移位寄存器組將擾碼碼號轉化成擾碼初相；產生高位計數值的計數器產生第二輪高位計數值，兩個移位寄存器組將擾碼初相轉化成為任意相位的擾碼碼字。本發明用較少的擾碼發生器實現擾碼發生功能，能在WCDMA系統中產生任意碼號任意相位的擾碼，提高了擾碼產生的實時性，降低了資源占用，提高了復用水平。
文檔編號H04J13/00GK1848681SQ20051013050
公開日2006年10月18日 申請日期2005年12月13日 優先權日2005年12月13日
發明者王洋 申請人:華為技術有限公司