專利名稱：成像處理系統以及數碼相機的制作方法
技術領域：
本發明涉及在將從數碼相機用的圖像傳感器等固體成像傳感器輸出的圖像信號 (模擬電荷信號)轉換為與該模擬電荷信號對應的數字數據并輸出之后，進行數字圖像信號處理的成像處理系統。
背景技術：
近年來，在照相機行業中，從模擬技術向數字技術的過渡非常顯著。特別是不需要膠卷也不需要顯影的數字靜物照相機呈現繁榮景象。手機也是照相機搭載型占據主流，數字靜物照相機中由高像素化及圖像處理帶來的畫質提高非常顯著。數字靜物照相機中組裝有將從固體成像傳感器輸出的圖像信號(模擬電荷信號) 轉換為與該模擬電荷信號對應的數字數據并輸出的模擬前端作為傳感器周邊部。這里，固體成像傳感器和數字信號處理部(DSP，Digital Signal Processor)也與模擬前端同樣分別被制成半導體集成電路，這些半導體集成電路被安裝在印刷線路板上并構成成像處理系統。圖5是示出包括現有的成像處理系統的數碼相機的結構的框圖。A為傳感器周邊部，B為進行圖像處理等的數字信號處理部，1為作為固體成像傳感器的MOS型圖像傳感器， 2為模擬前端，21為產生周期性的同步信號的同步信號生成部(SSG)，22為產生用于對圖像傳感器1進行驅動的脈沖的時序發生器(TG)，23為相關雙采樣(CDS)部，M為增益控制放大器(GCA)部，25為AD轉換部，觀為對來自外部的輸入時鐘進行倍頻并輸出的時鐘倍頻部，29a為并行串行數據輸出部，30為CPU接口。在這種結構中，由模擬前端2與數字信號處理部B構成成像處理系統。由模擬前端2輸出的數字數據通過數字信號處理部B接受亮度信號處理、分色處理、色彩矩陣處理等各種圖像處理。對成像處理系統中在顯示畫面上出現的噪聲的原因進行考察。在進行AD轉換的模擬前端2輸出數字數據時產生電源噪聲。該電源噪聲經由印刷線路板上的電源線(Vcc 線和地線)進入圖像傳感器1。這樣就會產生以下等等現象·電源噪聲侵入到從圖像傳感器1向模擬前端2供給的模擬電荷信號中；·電源噪聲在模擬前端2的內部通過電源線和半導體基板從輸出電路側進入到輸入端子側。這些現象成為在顯示畫面上出現的噪聲(圖像紊亂)的主要原因。LSI的輸出電路與印刷線路等除芯片內部的LSI之外的電路相比，需要驅動較大負載。因此，在上述輸出電路中，除了構成該電路的輸出用元件與構成AD轉換部等內部電路的元件相比使用較大尺寸(10倍以上)的元件之外，一般情況下，輸出電路也被設計為流過比較多的電流。但是，在如此構成的輸出電路中，當切換輸出信號時，會流過較大的流通電流以及負載的驅動電流，并在電源中疊加噪聲。該噪聲傳播到輸入側。具體而言，噪聲傳播到輸入電路、以及通過基板傳播到除輸入電路之外的內部電路。由于模擬前端2具有放大模擬信號的可編程增益放大器(PGA)等放大電路，因此傳播到輸入側的噪聲與模擬電荷信號一起被放大，使得顯示畫質降低。為了降低上述噪聲，需要在傳感器周邊部A中，減少在模擬前端2與數字信號處理部B之間傳輸的信號的變化次數和信號數量。這樣也會進一步削減功耗。作為削減傳感器周邊部中的信號的變化次數和信號數量的方案，一直以來具有在傳感器周邊部設置多個η 比特AD轉換部、以及多個PS (并行串行)轉換部的方案(例如，參考專利文獻1)。η比特 AD轉換部按照圖像傳感器的各通道輸出而設置，將每個通道輸出轉換為數字信號。PS轉換部按照鎖相環(PLL)電路的輸出，將η比特AD轉換部的輸出轉換為串行數據。圖6是示出現有技術中的成像處理系統的動作的時序圖。HBLK為水平同步信號。 在水平同步信號HBLK為“H”電平的水平消隱期間，圖像信號的輸出無效。在水平同步信號 HBLK為“L”電平的有效信號輸出期間，輸出1行的有效模擬電荷信號。在有效信號輸出期間，圖像傳感器1被驅動以生成模擬電荷信號，該模擬電荷信號由GCA 24進行增益控制，經增益控制的模擬電荷信號由AD轉換部25轉換為數字數據，該數字數據由并行串行數據輸出部29a進行并行串行轉換，經并行串行轉換的數字數據輸出到數字信號處理部B。因此， 模擬前端2中的信號處理(由GCA 24和AD轉換部25等實施)與從模擬前端2向數字信號處理部B輸出數字數據的處理同時進行。專利文獻1 日本特開2005-244709號但是，在現有例子中，如圖6所示，無法排除由與模擬前端2中的處理同時進行動作的數字信號處理部B所產生的動作噪聲對模擬前端2造成的惡劣影響。即，數字信號處理部B的動作比傳感器周邊部A的動作(具體而言，圖像傳感器1中的驅動用脈沖的生成動作、圖像傳感器1的輸出信號的輸出動作、在模擬前端2內部傳輸模擬電荷信號的動作等) 的能耗大。因此，數字信號處理部B中的輸出緩沖器的動作噪聲、存儲器存取時鐘(被倍頻為比圖像傳感器1中的像素時鐘高的時鐘頻率)、以及串行數據輸出時所產生的高頻噪聲的折疊分量經由電源和地(GND)，或者經由輻射，對傳感器周邊部A造成惡劣影響，其結果是導致信號的信噪比(S/N)劣化，進而使顯示圖像產生折疊噪聲和固定圖案噪聲。但是，在現有例子中無法排除這種惡劣影響。
發明內容
本發明著眼于上述課題，目的在于即使因從傳感器周邊部向數字信號處理部的數據輸出和數字信號處理部的任務處理而產生系統動作噪聲，也不會使模擬前端所處理的信號的S/N性能劣化。(1)本發明的成像處理系統包括模擬前端，將從固體成像傳感器輸出的模擬電荷信號轉換為第一數字數據；以及數字信號處理部，對所述第一數字數據進行圖像處理，所述模擬前端在所述固體成像傳感器的消隱期間輸出所述第一數字數據，所述數字信號處理部在所述消隱期間允許執行該處理部的內部動作，在除所述消隱期間之外的期間使所述內部動作為待機狀態。在該結構中，將在模擬前端通過AD轉換而生成的第一數字數據從模擬前端輸出到數字信號處理部的期間限定在固體成像傳感器的消隱期間(主要為水平消隱期間)。該消隱期間為除去作為固體成像傳感器的模擬電荷信號的輸出時序的有效信號輸出期間后的期間。因此，模擬前端將第一數字數據輸出到數字信號處理部時所產生的噪聲的發生期間被限定在消隱期間。另一方面，由于數字信號處理部限定在消隱期間進行任務處理，因此由數字信號處理部的任務處理所產生的噪聲的發生期間也被限定在消隱期間。據此，模擬前端的第一數字數據的輸出與數字信號處理部的任務處理并不同時進行。因此，即使因數字信號處理部的動作及其數據輸出而產生系統動作噪聲，也不會使模擬前端中的圖像傳感器和AD轉換部等所處理的信號的S/N性能劣化。(2)在本發明上述(1)的結構的成像處理系統中具有以下方式所述模擬前端包括相關雙采樣部，將所述模擬電荷信號去除噪聲并轉換為連續的模擬信號；放大器部，對所述相關雙采樣部的輸出信號進行增益控制以及基于反饋控制的直流分量控制；η比特的AD轉換部，通過對所述放大器部的輸出信號進行模擬_數字轉換從而生成所述第一數字數據；存儲器，臨時寫入從所述AD轉換部輸出的所述第一數字數據；第一存儲器控制部，根據寫入時鐘信號將所述第一數字數據寫入所述存儲器，并根據讀出時鐘信號從所述存儲器讀出所述第一數字數據，所述讀出時鐘信號的時鐘頻率高于所述寫入時鐘信號；數字數據輸出部，將從所述存儲器讀出的所述第一數字數據輸出到所述數字信號處理部；同步信號生成部，生成同步信號，所述同步信號作為所述固體成像傳感器的所述模擬電荷信號的讀出周期基準；時序發生器，根據所述同步信號產生所述固體成像傳感器的驅動脈沖；以及時鐘倍頻部，根據從外部輸入的時鐘生成所述寫入時鐘信號，并通過對所述時鐘進行η倍頻從而生成所述讀出時鐘信號，將生成的所述寫入時鐘信號與所述讀出時鐘信號供給到所述第一存儲器控制部。該方式通過在本發明的模擬前端的結構中，進一步包括存儲器、第一存儲器控制部、以及時鐘倍頻部，從而實現本發明。具體而言，通過在AD轉換部與數字數據輸出部之間插入存儲器，根據從時鐘倍頻部供給的讀出時鐘信號，由第一存儲器控制部對該存儲器進行控制，從而實現上述(1)的作用效果。(3)在本發明上述O)的結構的成像處理系統中具有以下方式所述存儲器具有能夠對相當于所述固體成像傳感器的至少1行的所述第一數字數據進行緩沖的存儲器容量，所述第一存儲器控制部在所述模擬電荷信號的至少1行的輸出期間，將所述第一數字數據寫入所述存儲器，在位于所述輸出期間隨后的所述水平消隱期間，從所述存儲器讀出所述第一數字數據。在該方式中，由于將第一數字數據的輸出期間限定在水平消隱期間，因此與利用有效信號的輸出期間來輸出第一數字數據的結構相比，在輸出時間上沒有冗余，但是為了補償這點，會從存儲器高速讀出第一數字數據。
(4)在本發明上述O)的結構的成像處理系統中具有以下方式所述數字信號處理部包括前處理部，對從所述模擬前端收到的所述第一數字數據進行DC調整與增益調整， 以生成第二數字數據；共用存儲器，記錄從所述前處理部輸出的所述第二數字數據；第二存儲器控制部，將所述第二數字數據寫入所述共用存儲器，并從所述共用存儲器讀出所述第二數字數據；信號處理部組，對從所述共用存儲器讀出的所述第二數字數據進行各種圖像處理；外部I/F處理部，作為與外部之間的接口 ；CPU，控制所述信號處理部組的動作；以及時鐘控制部，對從外部輸入的時鐘進行η倍頻或η分頻，并供給到所述信號處理部組。這是在本發明的結構中，進一步增加了對從外部輸入的時鐘進行η倍頻或η分頻并供給到所述信號處理部組的時鐘控制部。通過使用由時鐘控制部進行頻率控制后的時鐘來控制信號處理部組，從而實現上述(1)的作用效果。(5)此外，示例了作為所述信號處理部組包括圖像信號處理部，對從所述共用存儲器讀出的所述第二數字數據進行亮度信號處理與色彩信號處理；尺寸調整處理部，對從所述圖像信號處理部輸出的經信號處理后的第二數字數據進行尺寸調整處理；壓縮擴展處理部，對從所述尺寸調整處理部輸出的經尺寸調整處理后的第二數字數據進行壓縮擴展處理；區域檢測處理部，對從所述尺寸調整處理部輸出的經所述尺寸調整處理后的第二數字數據進行區域檢測處理；以及顯示處理部，將從所述尺寸調整處理部輸出的經所述尺寸調整處理后的第二數字數據作為顯示數據輸出到外部。(6)在本發明上述的結構的成像處理系統中具有以下方式所述數字信號處理部在水平消隱期間允許執行所述前處理部的動作，在除所述水平消隱期間之外的期間使所述前處理部的動作為待機狀態，所述數字信號處理部在所述水平消隱期間與垂直消隱期間允許執行所述信號處理部組的動作。根據如此構成，由于在除水平消隱期間之外的期間(包含固體成像傳感器的有效信號輸出期間)不允許執行動作，因此該期間中的動作設定是包含待機狀態的最小限度的動作設定。其結果是能夠實現不對共用存儲器進行存取的動作設定。(7)在本發明上述的結構的成像處理系統具有以下方式所述數字信號處理部在進行最小限度的動作設定時，僅允許執行所述CPU的動作，且使所述處理部組為待機狀態，并在所述固體成像傳感器的所述模擬電荷信號的輸出期間使所述CPU為待機狀態，所述最小限度的動作設定包含所述固體成像傳感器的所述模擬電荷信號的輸出期間中的待機狀態的設定。根據如此構成，由數字信號處理部將在固體成像傳感器的模擬電荷信號的輸出期間進行動作的部件限定為CPU，因此噪聲發生得到充分抑制。(8)在本發明上述⑴的成像處理系統中具有以下方式所述模擬前端對所述第一數字數據進行并行輸出，且在除所述固體成像傳感器的水平消隱期間之外的期間，使所述第一數字數據的輸出電平固定。根據如此構成，能夠使數字信號處理部的輸出緩沖器動作引起的電源和GND的噪聲分量為0，從而能夠降低對傳感器信號輸出和驅動脈沖帶來的噪聲。(9)在本發明上述O)的成像處理系統中具有以下方式所述模擬前端在將所述第一數字數據作為并行數據生成之后，通過低電壓差分轉換，將該第一數字數據轉換為串行數據并傳輸到所述數字信號處理部，且所述模擬前端在除水平消隱期間之外的期間，使所述數字數據輸出部為待機狀態，并使所述數字數據輸出部的輸出電平為固定邏輯。根據如此構成，能夠使因低電壓差分信號傳輸(LVDS)動作(在將第一數字數據作為并行數據生成之后，通過低電壓差分轉換，將該第一數字數據轉換為串行數據并傳輸的動作)而引起的高頻電源和GND的噪聲分量為0，并能夠大幅降低LVDS動作所需的功耗。(10)在本發明上述(9)的成像處理系統中具有以下方式所述數字信號處理部在除所述水平消隱期間之外的期間，使所述前處理部為待機狀態，且使該數字信號處理部的輸出電平為固定邏輯。根據如此構成，能夠使因LVDS動作而引起的高頻電源和GND的噪聲分量為0，并能夠大幅降低LVDS動作所需的功耗。(11)本發明上述O)的成像處理系統中具有以下方式所述模擬前端在將所述第一數字數據作為并行數據生成之后，通過低電壓差分轉換，將該第一數字數據轉換為串行數據，使用光學設備經由光收發機并通過光纖，將該串行數據向所述數字信號處理部進行光傳輸，且在除水平消隱期間之外的期間，使所述光收發機與所述數據輸出部為待機狀態，并使光收發機的輸出光電平為暗電平和亮電平之中的任一個。根據如此構成，在由光收發機進行高速光傳輸(數據輸出)的結構中，能夠大幅降低功耗。(12)在本發明上述(11)的成像處理系統中具有以下方式所述數字信號處理部經由光纖并通過光接收機接收所述第一數字數據，且在除所述水平消隱期間之外的期間，使所述光接收機為待機狀態，并使該處理部內部的輸出電平為固定邏輯。根據如此構成，在由光接收機進行高速光傳輸(接收)的結構中，能夠大幅降低功耗。(13)在本發明上述(11)的成像處理系統中具有以下方式進一步包括電源供給部，對所述模擬前端與所述數字信號處理部供給電源，所述電源供給部不是將所述模擬前端的基準GND與所述數字信號處理部的基準 GND直接連接，而是分別對所述模擬前端2與所述數字信號處理部獨立供給電源。
根據如此構成，由于分別對模擬前端與數字信號處理部獨立供給電源，因此由模擬前端和數字信號處理部之中的一個所產生的噪聲(由數字信號處理部產生的數字噪聲電流環等)的影響不會波及到另外一個。因此，即使因數字信號處理部的動作及其數據輸出而產生系統動作噪聲，也不會使模擬前端中的圖像傳感器和AD轉換部等所處理的信號的S/N性能劣化。(14)在本發明上述(9)的成像處理系統中具有以下方式第一存儲器控制部根據所述讀出時鐘信號，從所述存儲器讀出所述第一數字數據，所述讀出時鐘信號是以第三整數以上的倍頻率，對所述寫入時鐘信號進行倍頻而得到的，所述第三整數是由水平消隱期間與有效信號輸出期間的期間長度比構成的第一整數乘以表示A/D轉換后的數據總線寬度的第二整數而得到的，所述期間長度比為有效信號輸出期間長度/水平消隱期間長度，所述第一整數是將所述期間長度比的小數部分向上取整后得到的，所述數字數據輸出部根據傳輸時鐘信號，在所述水平消隱期間對所述第一數字數據進行傳輸，所述傳輸時鐘信號具有與所述讀出時鐘信號的讀出時鐘信號的讀出時鐘頻率相等的傳輸時鐘頻率。根據如此構成，能夠確實地在水平消隱期間內完成從模擬前端的數字數據輸出部向數字信號處理部的數據輸出。(15)在上述O)的成像處理系統中具有以下方式所述第一數字數據為并行數據，所述數字數據輸出部的傳輸速率被設定為使得在所述水平消隱期間完成所述第一數字數據的輸出。進而，(16)在本發明上述(15)的成像處理系統中具有以下方式所述數字數據輸出部在有效信號輸出期間，根據具有第一傳輸時鐘頻率的第一傳輸時鐘信號，對所述第一數字數據進行傳輸，在水平消隱期間，根據具有第二傳輸時鐘頻率的第二傳輸時鐘信號，對所述第一數字數據進行傳輸，所述第二傳輸時鐘頻率是以由所述水平消隱期間與所述有效信號輸出期間的期間長度比構成的整數以上的倍頻率，對所述第一傳輸時鐘頻率進行倍頻而得到的，所述期間長度比為有效信號輸出期間長度/水平消隱期間長度，所述整數是將所述期間長度比的小數部分向上取整后得到的。根據如此構成，能夠確實地在水平消隱期間內完成從模擬前端的數字數據輸出部向數字信號處理部的數據輸出。(17)基于本發明的數碼相機搭載有上述(1)的成像處理系統、以及所述固體成像傳感器。在本發明中，模擬前端的數字數據的輸出處理與數字信號處理部的任務處理并不同時進行。據此，即使因從模擬前端向數字信號處理部的數據輸出和數字信號處理部的任務處理而產生系統動作噪聲，也不會使固體成像傳感器和AD轉換部等所處理的信號的S/N 性能劣化。
圖1是示出本發明的實施方式中的成像處理系統的結構的框圖(數字信號處理部的詳細內容)；圖2是示出本發明的實施方式中的成像處理系統的結構的框圖(模擬前端的詳細內容)；圖3是示出本發明的實施方式中的成像處理系統的動作的時序圖；圖4是示出本發明的其他實施方式中的成像處理系統的結構的框圖(模擬前端的詳細內容)；圖5是示出現有技術中的成像處理系統的結構的框圖；圖6是示出現有技術中的成像處理系統的動作的時序圖。符號說明A傳感器周邊部B數字信號處理部1圖像傳感器2模擬前端21同步信號生成部22時序發生器23相關雙采樣部(CDS)24增益控制放大器部(GCA)25 AD 轉換部26 RAM(臨時寫入從AD轉換部輸出的數據的存儲器)27存儲器控制部28時鐘倍頻部29數字數據輸出部30 CPU 接口31前處理部32共用存儲器33存儲器控制部34圖像信號處理部35尺寸調整處理部36壓縮擴展處理部37區域檢測處理部38顯示處理部39外部I/F處理部40 閃存41系統控制用的CPU42時鐘控制部(倍頻和分頻)
具體實施例方式以下，參考附圖對本發明所涉及的成像處理系統的實施方式進行詳細說明。
(第一實施方式)圖1是示出包括本發明的第一實施方式中的成像處理系統的數碼相機的結構的框圖(數字信號處理部的詳細內容)，圖2是示出詳細示出了模擬前端的結構的成像處理系統的結構的框圖。該數碼相機由傳感器周邊部A與數字信號處理部(DSP)B構成。傳感器周邊部A由圖像傳感器(固體成像傳感器)1與模擬前端2構成。在該數碼相機中，由去除圖像傳感器1的結構(模擬前端2與數字信號處理部B)構成成像處理系統。模擬前端2包括同步信號生成部(SSG)21，產生周期性的同步信號；時序發生器 (TG) 22，周期性地產生用于對圖像傳感器1進行驅動的脈沖；相關雙采樣部(⑶幻23，從由圖像傳感器1輸入的模擬電荷信號中去除噪聲；增益控制放大器(GCA) 24，對信號的增益進行控制，并通過反饋控制來對直流分量進行控制；η比特的AD轉換部25，對GCA 24的輸出進行AD轉換，以轉換為作為圖像信號數據(RGB數據)的第一數字數據；存儲器(RAM) 26， 臨時存儲AD轉換部25的輸出數據；第一存儲器控制部27，對針對RAM沈寫入與讀出第一數字數據進行控制；時鐘倍頻部觀，根據從外部輸入的輸入時鐘生成寫入時鐘信號，并通過對輸入時鐘進行η倍頻從而生成讀出時鐘信號；數字數據輸出部四，將在水平消隱期間從RAM 賣出的第一數字數據以并行數據形式或串行數據形式輸出到數字信號處理部B ； 以及CPU接口 30，從外部CPU或設置在數字信號處理部B中的CPU，對模擬前端2內部的寄存器進行存取，以進行初始設定和動作模式的變更等。如上所述構成的模擬前端2將圖像傳感器1輸出的圖像信號(模擬)轉換為第一數字數據(圖像信號數據)，將第一數字數據輸出到數字信號處理部B。此外，本實施方式中的模擬前端2是輸出通道數為1個通道(ch)的例子。連接于模擬前端2的圖像傳感器1通過光電二極管等將經由鏡頭(未圖示)入射的成像光轉換為模擬電荷信號(作為模擬點順序制信號的圖像信號)。另外，圖像傳感器1 與收到的驅動用脈沖(垂直驅動脈沖和水平驅動脈沖)同步且周期性地輸出1行的模擬電荷信號。具體而言，圖像傳感器1在水平同步信號HBLK為“L”電平的期間，輸出1行的模擬電荷信號。此外，將圖像傳感器1輸出1行的模擬電荷信號的期間稱為有效信號輸出期間，將模擬電荷信號的輸出無效的期間稱為水平消隱期間。在本實施方式中，水平同步信號 HBLK為“L”電平的期間是有效信號輸出期間，水平同步信號HBLK為“H”電平的期間是水平消隱期間(無效期間)。數字信號處理部B由DSP (Digital Signal Processor)構成。數字信號處理部B 包括前處理部31，對從模擬前端2輸出的第一數字數據進行DC調整與增益調整，以生成第二數字數據；共用存儲器32，記錄從前處理部31輸出的第二數字數據；第二存儲器控制部33，對針對共用存儲器32讀出與寫入第二數字數據進行控制；圖像信號處理部34，讀出在共用存儲器33中記錄的第二數字數據，并進行亮度信號處理與色彩信號處理；尺寸調整處理部35，對經過圖像信號處理部34處理的第二數字數據進行任意的尺寸調整處理；壓縮擴展處理部36，對尺寸調整后的第二數字數據進行壓縮擴展處理；區域檢測處理部37，根據尺寸調整后的第二數字數據進行臉部檢測等指定區域的檢測；顯示處理部38，將尺寸調整后的第二數字數據作為顯示數據輸出到外部；以及外部I/F處理部39，作為針對外部的記錄介質和個人計算機等的接口。數字信號處理部B具有共用存儲器32，該共用存儲器32 臨時存儲對從模擬前端2供給的第一數字數據進行加工而得到的第二數字數據，數字信號處理部B能夠根據CPU 41的控制，對共用存儲器32進行存取，以實施所述各種處理，所述 CPU 41從閃存40讀出執行程序并進行動作。時鐘控制部42對從外部輸入的時鐘進行η倍頻或η分頻，并供給到各處理部。下面對傳感器周邊部A的動作進行說明。CPU接口 30經由外部CPU或設置在數字信號處理部B中的CPU，對模擬前端2內部的寄存器進行存取以進行初始設定和動作模式的變更等。同步信號生成部21生成周期性的水平同步信號和垂直同步信號。水平同步信號包括水平消隱信號。時序發生器22按照同步信號生成部21的輸出，產生圖像傳感器1的驅動用脈沖(垂直驅動脈沖和水平驅動脈沖)。CDS 23根據相關雙采樣法等，降低在圖像傳感器1的輸出(模擬電荷信號)中所含有的噪聲。詳細而言，CDS 23具有采樣保持電路，在通過采樣保持電路將模擬電荷信號中含有的Ι/f噪聲降低之后，將Ι/f噪聲降低后的模擬電荷信號轉換為連續信號。GCA 24 對上述連續信號(模擬電荷信號)進行增益控制直到規定的振幅，并通過反饋控制來對上述連續信號的直流分量進行控制。AD轉換部25對GCA M的輸出進行AD轉換，以轉換為作為第一數字數據的圖像信號數據(RGB數據)。RAM沈臨時存儲第一數字數據(RGB數據)。第一存儲器控制部27進行針對RAM沈的數據寫入控制與讀出控制。具體而言，第一存儲器控制部27在從圖像傳感器1輸出模擬電荷信號的期間，將AD轉換部25的輸出寫入 RAM 26，在水平消隱期間，讀出RAM沈中所寫入的1行的第一數字數據。該讀出與對從模擬前端2的外部輸入的輸入時鐘進行倍頻而得到的讀出時鐘信號同步進行。數字數據輸出部四在水平消隱期間，將從RAM 26讀出的第一數字數據與讀出時鐘信號同步地以并行數據形式或串行數據形式輸出到數字信號處理部B。下面參考圖3的時序圖對模擬前端2的動作進行說明。當時序發生器22生成垂直驅動脈沖和水平驅動脈沖時，圖像傳感器1以規定的周期輸出模擬電荷信號。圖像傳感器1所輸出的模擬電荷信號在通過CDS 23降低其噪聲之后，通過GCA M進行增益控制直到規定的振幅，之后輸出到AD轉換部25。AD轉換部25對輸入的模擬電荷信號進行AD轉換，并作為第一數字數據輸出。第一存儲器控制部27將從AD轉換部25輸出的第一數字數據存儲到RAM沈中。在圖3中，將RAM沈設為行緩沖器。接著，第一存儲器控制部27在下一水平消隱期間，將存儲在RAM沈中的1行的第一數字數據與時鐘倍頻部觀輸出的讀出時鐘信號(倍頻時鐘)同步地高速讀出。數字數據輸出部四將通過第一存儲器控制部 27讀出的第一數字數據在水平消隱期間中與讀出時鐘信號(倍頻時鐘)同步地輸出到數字信號處理部B。據此，模擬前端2輸出數據時所產生的動作噪聲的產生期間被限定在水平消隱期間。下面參考圖3的時序圖對數字信號處理部B的動作進行說明。當數字數據輸出部 29在水平消隱期間中輸出第一數字數據時，在收到該數據的數字信號處理部B中，在水平消隱期間中，前處理部31通過對1行的第一數字數據實施偏移處理和增益處理等從而生成第二數字數據，之后根據第二存儲器控制部33的控制，將生成的第二數字數據寫入共用存儲器32。當寫入共用存儲器32中的第二數字數據根據第二存儲器控制部33的控制被送至圖像信號處理部34、尺寸調整處理部35、壓縮擴展處理部36、區域檢測處理部37、顯示處理部38、外部Ι/F處理部39等之后，在這些信號處理部組中進行各種任務處理。在數字信號處理部B中，在第二存儲器控制部33的控制下所實施的上述各種任務處理中，CPU 41從閃存40讀出執行程序并控制其處理。作為僅在獲取第一數字數據的水平消隱期間中實施上述任務處理的方法，具有以下等實現方法1.由CPU41進行控制的方法；2.使用從模擬前端2輸入的或在數字信號處理部B的內部產生的水平消隱信號作為動作的使能信號的方法；3.將上述兩種方法組合執行的方法。在本實施方式中，通過僅在水平消隱期間中實施所需的數字信號處理中對共用存儲器32的存取處理以及CPU41對閃存40的存取，從而將數字信號處理部B的動作噪聲的產生限定為僅在水平消隱期間中。如上所述，在本實施方式的數碼相機中，數據輸出并不在有效信號輸出期間進行， 而是僅在水平消隱期間進行，進而后續階段的數字圖像處理也僅在水平消隱期間中實施。 因此，即使因數據輸出和圖像處理產生動作噪聲，圖像傳感器1、CDS 23、GCA 24、以及AD轉換部25所處理的信號的S/N性能也不會劣化。此外，當以輸出到數字信號處理部B的第一數字數據為并行數據的方式構成模擬前端2時，可以在有效信號輸出期間，將數字數據輸出部四中的數據輸出的電平設為固定。 據此，能夠使由數字信號處理部B的輸出緩沖器的動作引起的電源和GND的噪聲分量為0， 從而能夠降低對圖像傳感器1的驅動用脈沖帶來的噪聲。另外，也可以構成為在數字數據輸出部四設置差分放大器，之后將輸出到數字信號處理部B的第一數字數據作為LVDS方式下的串行數據輸出。已知LVDS (低電壓差分信號傳輸)是指一種將并行數據轉換為低電壓差分的串行數據來進行傳輸的I/O標準。第一數字數據作為LVDS方式下的串行數據輸出時，可以在有效信號輸出期間，斷開差分放大器的恒流電源，并將第一數字數據的輸出電平設為固定邏輯。據此，能夠使LVDS動作引起的高頻電源和GND的噪聲分量為0，進而能夠大幅降低數字數據輸出部四的功耗。另外，數字數據輸出部四可以設定傳輸時鐘速率，用以在水平消隱期間內完成第一數字數據的輸出。具體而言，例如，在數字數據輸出部四被構成為將第一數字數據作為并行數據輸出的情況下，如下所示對傳輸時鐘的速率進行設定。首先計算出水平消隱期間與有效信號輸出期間之間的期間長度比(有效信號輸出期間長度/水平消隱期間長度)，之后計算出上述計算出的期間長度比的小數部分向上取整后的整數作為倍頻率。然后，以算出的倍頻率對時鐘進行倍頻，從而生成傳輸時鐘信號(傳輸時鐘速率)。另外，在數字數據輸出部四被構成為以LVDS方式輸出串行數據的情況下，如下所示對傳輸時鐘速率進行設定。首先計算出水平消隱期間中的水平消隱期間與有效信號輸出期間之間的期間長度比(有效信號輸出期間長度/水平消隱期間長度)，之后計算出上述計算出的期間長度比的小數部分向上取整后的第一整數。接著算出將計算出的第一整數乘以表示A/D轉換后的數據總線寬度的第二整數而得到的第三整數，進而將算出的第三整數作為倍頻率。然后，以算出的倍頻率對時鐘進行倍頻，從而生成傳輸時鐘信號。另外，如果與鏡頭或監視器等一起組裝本實施方式的成像處理系統來構成成像裝置(數碼相機)，則能夠構成用于輸出高品質傳感器數據的成像裝置。另外，模擬前端2中的輸出通道數并不限定于上述示例的lch。S卩，通道數可以按照圖像傳感器1的規格確定。(第二實施方式)在上述第一實施方式中，在包括基于LVDS的高速金屬傳輸系統的數碼相機中實施本發明。以下，在參考圖4說明的第二實施方式中，在包括高速光傳輸系統的數碼相機中實施本發明。在第二實施方式中，在如下數碼相機中實施本發明，該數碼相機中模擬前端2 使并行數據成為串行數據且轉換為低電壓差分信號，并以光傳輸的方式進行數據輸出，同時在數字信號處理部B接收該光傳輸數據。本實施方式的結構包括基本上與參考圖1 圖3 (特別是圖2)而在先說明的實施方式的結構同樣的結構。因此，在圖4中，對與圖1 圖3同一或者同樣的部分標注相同的符號，并省略對它們的說明。在本實施方式中，新特征在于模擬前端2包括光收發機40，數字信號處理部C包括光接收機41與數字信號處理部主體。此外，由于數字信號處理部主體與第一實施方式中的數字信號處理部B同樣，因此在以下的說明中，將數字信號處理部主體稱為數字信號處理部主體B。光收發機40和光接收機41經由光纖D對數據進行光傳輸。由光收發機40、光接收機41、以及光纖D構成光學設備43。進而，在本實施方式中，包括電源供給部42，該電源供給部42控制向傳感器周邊部A (包括模擬前端2、與數字信號處理部C供給的電源。在包括以上結構的本實施方式的成像系統中，模擬前端2將由并行數據構成的第一數字數據處理為串行數據之后轉換為低電壓差分信號，光收發機40經由光纖C以光傳輸的方式將轉換后的低電壓差分信號向數字信號處理部C進行數據輸出。在數字信號處理部 C中，光接收機41經由光纖C接收被如此傳輸來的光傳輸數據。實施上述光傳輸之后，模擬前端2在有效信號輸出期間(除水平消隱期間之外的期間)，使光收發機40和數據輸出部四為待機狀態，并且使輸出光電平為暗電平或亮電平。 在水平消隱期間，模擬前端2使光收發機40和數字數據輸出部四為可運行狀態，同時使在有效信號輸出期間固定的輸出光電平為能夠可變控制的狀態。另一方面，數字信號處理部主體B在有效信號輸出期間，使光接收機4 (數據輸入部)為待機狀態，同時使數字信號處理部主體B內部的輸出電平為固定邏輯。在水平消隱期間，數字信號處理部主體B使光接收機4為可運行狀態，同時使在有效信號輸出期間固定的輸出電平為能夠可變控制的狀態。通過包括以上結構，在本實施方式中，能夠在高速光傳輸系統中大幅降低功耗的狀態下實施本發明。此外，當在傳感器周邊部A與數字信號處理部C之間經由光纖C來實施光傳輸時， 電源供給部42并不將接傳感器周邊部A的基準GND與數字信號處理部主體B的基準GND 直接相互連接，而是分別對傳感器周邊部A與數字信號處理部主體B獨立供給電源。具體而言，電源供給部42對傳感器周邊部A供給第一電源，對數字信號處理部主體B供給第二電源。連接于傳感器周邊部A的第一基準GND與連接于數字信號處理部主體B的第二基準 GND并不直接相互連接。另外，光傳輸路徑(光纖C)在其構造上并不進行GND連接。通過包括以上結構，由數字信號處理部主體B產生的數字噪聲電流環的影響不會波及到傳感器周邊部A。因此，即使因數字信號處理部主體B的動作及其數據輸出而產生系統動作噪聲， 也不會使傳感器周邊部A中的圖像傳感器1和AD轉換部25等所處理的信號的S/N性能劣化。此外，如果在數字信號處理部主體B與電源供給部42之間設置寬頻帶旁路電容器，則能夠積極地排除數字噪聲電流環的影響本身。 本發明的成像處理系統，通過模擬前端中的AD轉換而生成的數字數據在圖像傳感器的輸出無效的水平消隱期間，從模擬前端2向數字信號處理部輸出，同時實施數字信號處理。由于數字數據的輸出和數字信號處理動作不與AD轉換等其他電路的動作同時進行，因此具有即使因數據輸出和數字信號處理而產生動作噪聲，也不會使包括圖像傳感器和AD轉換部等的模擬前端2所處理的信號的S/N性能劣化的效果，作為將從數碼相機用的固體成像傳感器輸出的圖像信號(模擬電荷信號)轉換為與該模擬電荷信號對應的數字數據輸出并進行圖像處理的成像處理系統等是有用的。
權利要求
1.一種成像處理系統，包括模擬前端，將從固體成像傳感器輸出的模擬電荷信號轉換為第一數字數據；以及數字信號處理部，對所述第一數字數據進行圖像處理， 所述模擬前端在所述固體成像傳感器的消隱期間輸出所述第一數字數據， 所述數字信號處理部在所述消隱期間允許執行該處理部的內部動作，在除所述消隱期間之外的期間使所述內部動作為待機狀態。
2.根據權利要求1所述的成像處理系統， 所述模擬前端包括相關雙采樣部，將所述模擬電荷信號去除噪聲并轉換為連續的模擬信號； 放大器部，對所述相關雙采樣部的輸出信號進行增益控制以及基于反饋控制的直流分量控制；η比特的AD轉換部，通過對所述放大器部的輸出信號進行模擬-數字轉換從而生成所述第一數字數據；存儲器，臨時寫入從所述AD轉換部輸出的所述第一數字數據； 第一存儲器控制部，根據寫入時鐘信號將所述第一數字數據寫入所述存儲器，并根據讀出時鐘信號從所述存儲器讀出所述第一數字數據，所述讀出時鐘信號的時鐘頻率高于所述寫入時鐘信號；數字數據輸出部，將從所述存儲器讀出的所述第一數字數據輸出到所述數字信號處理部；同步信號生成部，生成同步信號，所述同步信號作為所述固體成像傳感器的所述模擬電荷信號的讀出周期基準；時序發生器，根據所述同步信號產生所述固體成像傳感器的驅動脈沖；以及時鐘倍頻部，根據從外部輸入的時鐘生成所述寫入時鐘信號，并通過對所述時鐘進行η 倍頻從而生成所述讀出時鐘信號，將生成的所述寫入時鐘信號與所述讀出時鐘信號供給到所述第一存儲器控制部。
3.根據權利要求2所述的成像處理系統，所述存儲器具有能夠對相當于所述固體成像傳感器的至少1行的所述第一數字數據進行緩沖的存儲器容量，所述第一存儲器控制部在所述模擬電荷信號的至少1行的輸出期間，將所述第一數字數據寫入所述存儲器，在位于所述輸出期間隨后的所述水平消隱期間，從所述存儲器讀出所述第一數字數據。
4.根據權利要求2所述的成像處理系統， 所述數字信號處理部包括前處理部，對從所述模擬前端收到的所述第一數字數據進行DC調整與增益調整，以生成第二數字數據；共用存儲器，記錄從所述前處理部輸出的所述第二數字數據； 第二存儲器控制部，將所述第二數字數據寫入所述共用存儲器，并從所述共用存儲器讀出所述第二數字數據；信號處理部組，對從所述共用存儲器讀出的所述第二數字數據進行各種圖像處理；外部I/F處理部，作為與外部之間的接口 ；CPU，控制所述信號處理部組的動作；以及時鐘控制部，對從外部輸入的時鐘進行η倍頻或η分頻，并供給到所述信號處理部組。
5.根據權利要求4所述的成像處理系統，所述信號處理部組包括圖像信號處理部，對從所述共用存儲器讀出的所述第二數字數據進行亮度信號處理與色彩信號處理；尺寸調整處理部，對從所述圖像信號處理部輸出的經信號處理后的第二數字數據進行尺寸調整處理；壓縮擴展處理部，對從所述尺寸調整處理部輸出的經尺寸調整處理后的第二數字數據進行壓縮擴展處理；區域檢測處理部，對從所述尺寸調整處理部輸出的經所述尺寸調整處理后的第二數字數據進行區域檢測處理；以及顯示處理部，將從所述尺寸調整處理部輸出的經所述尺寸調整處理后的第二數字數據作為顯示數據輸出到外部。
6.根據權利要求4所述的成像處理系統，所述數字信號處理部在水平消隱期間允許執行所述前處理部的動作，在除所述水平消隱期間之外的期間使所述前處理部的動作為待機狀態，所述數字信號處理部在所述水平消隱期間與垂直消隱期間允許執行所述信號處理部組的動作。
7.根據權利要求4所述的成像處理系統，所述數字信號處理部在進行最小限度的動作設定時，僅允許執行所述CPU的動作，且使所述處理部組為待機狀態，并在所述固體成像傳感器的所述模擬電荷信號的輸出期間使所述CPU為待機狀態，所述最小限度的動作設定包含所述固體成像傳感器的所述模擬電荷信號的輸出期間中的待機狀態的設定。
8.根據權利要求1所述的成像處理系統，所述模擬前端對所述第一數字數據進行并行輸出，且在除所述固體成像傳感器的水平消隱期間之外的期間，使所述第一數字數據的輸出電平固定。
9.根據權利要求2所述的成像處理系統，所述模擬前端在將所述第一數字數據作為并行數據生成之后，通過低電壓差分轉換， 將該第一數字數據轉換為串行數據并傳輸到所述數字信號處理部，且所述模擬前端在除水平消隱期間之外的期間，使所述數字數據輸出部為待機狀態，并使所述數字數據輸出部的輸出電平為固定邏輯。
10.根據權利要求9所述的成像處理系統，所述數字信號處理部在除所述水平消隱期間之外的期間，使所述前處理部為待機狀態，且使該數字信號處理部的輸出電平為固定邏輯。
11.根據權利要求2所述的成像處理系統，所述模擬前端在將所述第一數字數據作為并行數據生成之后，通過低電壓差分轉換， 將該第一數字數據轉換為串行數據，使用光學設備經由光收發機并通過光纖，將該串行數據向所述數字信號處理部進行光傳輸，且在除水平消隱期間之外的期間，使所述光收發機與所述數據輸出部為待機狀態，并使光收發機的輸出光電平為暗電平和亮電平之中的任一個。
12.根據權利要求11所述的成像處理系統，所述數字信號處理部經由光纖并通過光接收機接收所述第一數字數據，且在除所述水平消隱期間之外的期間，使所述光接收機為待機狀態，并使該處理部內部的輸出電平為固定邏輯。
13.根據權利要求11所述的成像處理系統，進一步包括電源供給部，對所述模擬前端與所述數字信號處理部供給電源，所述電源供給部不是將所述模擬前端的基準GND與所述數字信號處理部的基準GND直接連接，而是分別對所述模擬前端與所述數字信號處理部獨立供給電源。
14.根據權利要求9所述的成像處理系統，第一存儲器控制部根據所述讀出時鐘信號，從所述存儲器讀出所述第一數字數據，所述讀出時鐘信號是以第三整數以上的倍頻率，對所述寫入時鐘信號進行倍頻而得到的，所述第三整數是由水平消隱期間與有效信號輸出期間的期間長度比構成的第一整數乘以表示A/D轉換后的數據總線寬度的第二整數而得到的，所述期間長度比為有效信號輸出期間長度/水平消隱期間長度，所述第一整數是將所述期間長度比的小數部分向上取整后得到的，所述數字數據輸出部根據傳輸時鐘信號，在所述水平消隱期間對所述第一數字數據進行傳輸，所述傳輸時鐘信號具有與所述讀出時鐘信號的讀出時鐘信號的讀出時鐘頻率相等的傳輸時鐘頻率。
15.根據權利要求2所述的成像處理系統，所述第一數字數據為并行數據，所述數字數據輸出部的傳輸速率被設定為使得在所述水平消隱期間完成所述第一數字數據的輸出。
16.根據權利要求15所述的成像處理系統，所述數字數據輸出部在有效信號輸出期間，根據具有第一傳輸時鐘頻率的第一傳輸時鐘信號，對所述第一數字數據進行傳輸，在水平消隱期間，根據具有第二傳輸時鐘頻率的第二傳輸時鐘信號，對所述第一數字數據進行傳輸，所述第二傳輸時鐘頻率是以由所述水平消隱期間與所述有效信號輸出期間的期間長度比構成的整數以上的倍頻率，對所述第一傳輸時鐘頻率進行倍頻而得到的，所述期間長度比為有效信號輸出期間長度/水平消隱期間長度，所述整數是將所述期間長度比的小數部分向上取整后得到的。
17.一種數碼相機，包括權利要求1所述的成像處理系統；以及所述固體成像傳感器。
全文摘要
為了不使模擬前端所處理的信號的S/N性能劣化，在本發明中，模擬前端在固體成像傳感器的消隱期間輸出第一數字數據，數字信號處理部在所述消隱期間允許執行該處理部的內部動作，在除所述消隱期間之外的期間使所述內部動作為待機狀態。
文檔編號H04N5/357GK102210138SQ20088013194
公開日2011年10月5日 申請日期2008年11月21日 優先權日2008年11月21日
發明者秦野敏信 申請人:松下電器產業株式會社