一種集成電路的制作方法

專利名稱：一種集成電路的制作方法
技術領域：
本發明涉及無線通信領域，具體涉及一種支持無線通信的集成電路。
背景技術：
眾所周知，通信系統是用來支持在無線和/或有線通信設備之間的無線通信系統 和有線通信系統。這樣的通信系統涵蓋范圍從國內和/或國際蜂窩電話系統到互聯網，再 到點對點室內無線網絡，再到射頻識別(RFID)系統。每種類型的通信系統都依照相關的 一個或多個通信標準建造和運行，例如，包括但不限于射頻識別(RFID)、 IEEE802. 11、藍 牙(Bluetooth)、高級移動電話業務(AMPS)，數字AMPS、全球移動通信系統(GSM)、碼分多址 (CDMA)、本地多點傳輸系統(LMDS)、多信道多點分配系統(MMDS)、和/或上述標準的改進。 根據無線通信系統的類型，無線通信設備如蜂窩電話、對講機、個人數字助理(PDA)、個人電 腦(PC)、筆記本電腦、家庭娛樂設備、RFID識讀器(reader) 、RFID電子標簽等等，直接地或 間接地與其它無線通信設備進行通信。就直接無線通信(也稱點對點的通信)而言，參與 通信的無線設備將它們的接收器和發射器調諧到相同一個或多個信道(如無線通信系統 中的多個射頻載波中的一個)并在這個(些)相同的信道上進行通信。對于間接無線通信 而言，每個無線通信設備都可通過分配的信道直接與相關的基站(如用于蜂窩通信的)和/ 或相關的接入點(例如，用于室內或建筑物內無線網絡)進行直接的通信。為了在無線通 信設備之間建立通信連接，相關的基站和/或相關的接入點通過系統控制器、公共交換電 話網絡、互聯網和/或一些其它的廣域網直接通信。 對參與到無線通信中的每種無線通信設備來說，其組成包括內置的無線收發信器 (如接收器和發射器)或外接相關的無線收發信器(用于室內和/或建筑物內無線通信網 絡的基站或RF調制解調器)。眾所周知，接收器連接天線且包含低噪聲放大器、一個或多個 中頻級、濾波級和數據恢復級。低噪聲放大器通過天線接收入站的射頻信號，然后對其進行 放大。 一個或多個中頻級將放大后的RF信號混入一個或多個本地振蕩中，并將放大的射頻 信號變頻成基帶信號或中頻(IF)信號。濾波級對基帶信號或IF信號進行濾波以衰減基帶 信號中的雜波信號和產生濾波信號。數據修復級根據特定的無線通信標準從濾波后信號中 恢復出原始數據。 眾所周知，發射器包括數據調制級、一個或多個中頻級和功率放大器。數據調制級 根據特定的無線通信標準將原始數據轉換成基帶信號。一個或多個中頻級將基帶信號混入 一個或多個本地振蕩中生成RF信號。功率放大器對射頻信號進行放大，然后通過天線發送 射頻信號。 目前，無線通信都是在許可頻譜或非許可頻譜(licensed and unlicensedfrequency spectrum)頻譜上進行通信的。例如，無線局域網(WLAN)是在頻譜 為900MHz、2. 4GHz和5GHz的工科醫(ISM)的頻譜中發生，然而，ISM頻譜雖是非許可時，對 功率、調制技術和天線卻是有限制的。另一個非許可頻譜的例子是頻譜為55-64GHz的V基帶。
因為無線通信的無線部分開始并結束于天線，所以在無線通信設備中，設計合適 的天線結構是重要的部件。眾所周知，天線結構被設計為在操作頻率上具有期望的阻抗 (舉例來說，500hm)、以期望的操作頻率為中心的期望帶寬、以及期望的長度(如單極天線 工作頻率的1/4波長)。進一步已知的天線的結構可包括單極或雙極天線、分集天線結構、 同極化天線、異極化天線和/或其它數目的電磁特性。 用于RF收發器的一種常用天線結構是三維空中螺旋天線(three-dimensional in-air helix antenna)，其和拉伸的彈簧相似。空中螺旋天線提供一種磁全向(magnetic omni-directional)的單極天線。其它種類的三維天線包括矩形、喇叭形等形狀的孔徑天 線，三維雙極天線的形狀有圓錐形、圓柱形、橢圓形等等，且反射器天線有平面發射器、角形 發射器或拋物面發射器。但是，存在的問題是它們不能在集成電路(IC)和/或支持所述IC 的印刷板電路(PCB)的二維空間中充分地實現。 二維天線包括彎曲樣式(meandering pattern)或微波傳輸帶配置。為了使天 線有效地工作，單極天線的長度應為1/4波長，雙極天線的長度應為1/2波長，其中，波長 (入)=c/f ，公式中，c是光速，f是頻率。例如，1/4波長的天線在900MHz具有的總長度約 為8. 3厘米(也就是，O. 25*(3*108m/s)/(900*106c/s) = 0. 25氺33cm，其中，m/s是米每秒， c/s是周期每秒)。另一個例子，1/4波長的天線在2400MHz的總長度約為3. 1厘米(如 0. 25*(3*108m/s)/(2. 4*109c/s) = 0. 25*12. 5cm)，由于天線尺寸而不能在將其集成在芯片 上，因為這樣的話具有數百萬個晶體管相對復雜的IC將具有2到20毫米乘2到20毫米的 尺寸。 隨著IC制造技術的持續發展，IC所帶的晶體管的數量越來越多，但其尺寸會變得 越來越小。當這個發展允許電子設備減小其尺寸時，出現了設計上的挑戰，這個挑戰涉及向 該設備的多個IC提供或從設備的多個IC接收信號、數據、時鐘信號、運行指令等。目前， 這是靠IC封裝和多層PCB的發展來解決的，例如，IC可包括小空間上(如(2 20)毫米 *(2 20)毫米)的帶100 200個引腳的球柵矩陣(ball grid array)，多層PCB包括IC 的每個引腳的跡線部分(trace)以將其路由到PCB上的至少一個其它組件。明顯地，IC間 通信的發展需要充分支持IC制造的出現的改進。因此，需要一種集成電路天線結構及其無 線通信應用。

發明內容
本發明提供一種操作裝置和方法，結合至少一副附圖給出了充分地顯示和/或描
述，并更完整地在權利要求中闡明。根據其中一方面，一種集成電路包括 電路模塊； 毫米波(a millimeter wave,麗)前端；禾口 耦合到所述電路模塊和MMW前端的連接模塊，所述連接模塊包括 第一頻變阻抗模塊； 第二頻變阻抗模塊； 耦合到所述第一頻變阻抗模塊和第二頻變阻抗模塊之間的第一跡線部分(trace section)，其中所述第一跡線部分用于為MMW前端提供天線段；禾口
耦合到所述第二頻變阻抗模塊和電路模塊之間的第二跡線部分，其中第一、二頻 變阻抗模塊和第一 、二跡線部分之間的串聯組合提供到電路模塊的連接。
優選地，所述集成電路還包括 芯片，其中，電路模塊、MMW前端、連接模塊在所述芯片上實現。
優選地，所述集成電路還包括 芯片，其中，電路模塊和MMW前端在所述芯片上實現；和用來支撐芯片的封裝基 板，其中，連接模塊的一部分在封裝基板上實現，且其剩余部分在芯片上實現。
優選地，所述集成電路還包括 第二電路模塊，其中，所述連接模塊將所述電路模塊耦合到所述第二電路模塊。
優選地，所述電路模塊可通過所述連接模塊接收或發送數據信號。
優選地，所述電路模塊通過所述連接模塊連接供電電源或供電回路。
優選地，所述集成電路還包括
第三頻變阻抗模塊；禾口 耦合在第一和第三頻變阻抗模塊之間的第三跡線部分，其中，所述第三跡線部分 用于為所述MMW前端提供第二天線段，其中，所述天線段和所述第二天線段形成雙極天線。
優選地，所述第一、第二頻變阻抗模塊包括下列中的至少一個電感； 電感和電容； 電感和電感_電容儲能電路；禾口 電感和低通濾波器。
優選地，所述集成電路還包括 接近第一跡線部分的地平面，這樣所述第一跡線部分為MMW提供單極天線。 根據本發明的另一方面，所述集成電路(IC)包括 電路模塊； 毫米波(MMW)前端； 第一連接模塊，包括 第一頻變阻抗模塊； 第二頻變阻抗模塊； 耦合到第一頻變阻抗模塊和第二頻變阻抗模塊之間的第一跡線部分，其中所述第 一跡線部分為MMW前端提供天線段；禾口 耦合到第二頻變阻抗模塊和電路模塊之間的第二跡線部分，其中第一、二頻變阻
抗模塊和第一、二跡線部分之間的串聯組合提供到所述電路模塊的第一連接；禾口 第二連接模塊，包括 第三頻變阻抗模塊； 第四頻變阻抗模塊； 耦合到第三頻變阻抗模塊和第四頻變阻抗模塊之間的第三跡線部分，所述第三跡 線部分用于為MMW前端提供第二天線段；禾口 耦合第四頻變阻抗模塊和電路模塊之間的第四跡線部分，其中第三、四頻變阻抗 模塊和第三、四跡線部分之間的串聯組合提供到所述電路模塊的第二連接；禾口
6
耦合到第一跡線部分和第三跡線部分以使的所述第一天線段和第二天線段在對 應MMW前端的運行頻率范圍的頻率范圍內可操作連接到一起的高頻連接模塊。
。 優選地，所述高頻連接模塊包括串聯電感_電容儲能電路。
優選地，集成電路還包括第三連接模塊，所訴第三連接模塊包括
第五頻變阻抗模塊；
第六頻變阻抗模塊； 耦合到所述第五頻變阻抗模塊和第六頻變阻抗模塊之間的第五跡線部分，所述第 五跡線部分用于為所述MMW前端提供第三天線段；禾口 耦合到所述第六頻變阻抗模塊和電路模塊之間的第六跡線部分，其中所述第五、 六頻變阻抗模塊和第五、六跡線部分之間的串聯組合提供到所述電路模塊的第三連接；禾口
耦合到所述第三跡線部分和第五跡線部分以使的所述第一、第二和第三天線段在 對應MMW前端的運行頻率范圍的頻率范圍內可操作連接到一起的高頻連接模塊。
優選地，集成電路還包括
天線耦合電路，包括 耦合所述第一和第三天線段的傳輸線；禾口 耦合到所述傳輸線的變壓器。
優選地，所述天線連接電路還包括 耦合到所述變壓器的阻抗匹配電路。 根據本發明的第三方面，一種集成電路包括 多個頻變阻抗模塊；禾口 多個跡線部分，其中，所述多個跡線部分的第一跡線部分耦合到所述多個頻變阻 抗模塊的第一頻變阻抗模塊和第二頻變阻抗模塊之間，其中所述第一跡線部分提供天線 段；且 其中，所述多個跡線部分的第二跡線部分耦合到第二頻變阻抗模塊連接，其中，所 述第一 、二頻變阻抗模塊和第一 、二跡線部分的串聯組合提供連接。
優選地，所述集成電路還包括 所述多個跡線部分的第三跡線部分耦合到所述多個頻變阻抗模塊的第二頻變阻
抗模塊和第三頻變阻抗模塊之間，其中所述第三跡線部分提供第二天線段；禾口 所述多個跡線部分的第四跡線部分耦合到第三頻變阻抗模塊，其中，第一、二、三
頻變阻抗模塊和第一、二、三、四跡線部分之間的串聯組合提供連接。 優選地，所述集成電路還包括 所述多個跡線部分的第三跡線部分耦合到所述多個頻變阻抗模塊的第三頻變阻 抗模塊和第四頻變阻抗模塊之間，第三跡線部分提供第二天線段；禾口 所述多個跡線部分的第四跡線部分連接第四頻變阻抗模塊，其中，第三、四頻變阻 抗模塊和第三、四跡線部分之間的串聯組合提供第二連接。
優選地，所述集成電路還包括 將所述天線段耦合到所述第二天線段的高頻連接模塊。 本發明的各種優點、各個方面和創新特征，以及其中所示例的實施例的細節，將在以下的描述和附圖中進行詳細介紹'


下面將結合附圖及實施例對本發明作進一步說明，附圖中 圖1是根據本發明集成電路的實施例的框圖； 圖2是根據本發明集成電路另一實施例的框圖； 圖3是根據本發明集成電路另一實施例的框圖； 圖4是根據本發明集成電路另一實施例的框圖； 圖5是根據本發明集成電路另一實施例的框圖； 圖6是根據本發明連接模塊的實施例和MMW前端的實施例的框圖； 圖7是根據本發明連接模塊的另一實施例和MMW前端的另一實施例的框圖； 圖8是根據本發明連接模塊連接到M麗前端和電路模塊另一實施例的框圖； 圖9是根據本發明連接模塊連接MMW前端和兩個電路模塊的另一實施例的框圖； 圖IO是根據本發明連接模塊連接MMW前端和兩個電路模塊的另一實施例的框 圖； 圖11是根據本發明連接模塊連接匪W前端和電路模塊的另一實施例的框圖； 圖12是根據本發明集成電路的另一實施例的框圖； 圖13是根據本發明集成電路的另一實施例的框圖； 圖14是根據本發明集成電路的另一實施例的框圖； 圖15是根據本發明兩個連接模塊的實施例和高頻連接模塊的實施例的框圖； 圖16是根據本發明連接模塊連接匪W前端的實施例的框圖； 圖17是根據本發明連接模塊連接匪W前端的另一實施例的框圖； 圖18是根據本發明連接模塊連接匪W前端的另一實施例的框圖。
具體實施例方式
圖1是集成電路(IC)IO的實施例的框圖，該集成電路包含電路模塊12、微米波 (MMW)前端14和連接模塊15。連接模塊15包括第一頻變阻抗模塊(frequency d印endent impedance module) 16、第二頻變阻抗模塊18、第一跡線部分20和第二跡線部分22，集成電 路10可通過使用具有很多金屬層的多種IC制造技術來制造，所述IC制造技術包括但不限 于，CMOS(互補金屬氧化物半導體)、bi-CMOS、砷化鎵、硅鍺等。 在本實施例中，第一跡線部分20(如IC 10的一個或多個金屬層上的金屬跡線) 為MMW前端14提供一個天線段(antenna segment)，另外，第一、二頻變阻抗模塊16、 18和 第一、二跡線部分20、22之間的串聯組合使得它們可與電路模塊12連接。為了達到這點， 第一、二頻變阻抗模塊16、 18彼此之間包含高頻信號(如通過MMW前端14接收和/或發射 的匿W(3GHz-300GHz)頻率入站和/或出站信號)且可使得通過的低頻信號(如電路模塊 12或電源線發射或接收的數據信號)近乎無衰減。 如參照圖1所示的頻率表的實施例所示，假設電路模塊12是存儲模塊、數字電路、 模擬電路、邏輯電路、處理模塊或其它任意類型的能通過連接模塊15接收和/發射信號的 電路。進一步假設，信號的頻率在100KHz到lGHz之間且MMW前端14發射和/或接收60GHz頻帶內的信號。在這個例子中，第一、二頻變阻抗模塊16、18在lOOKHz到1GHz的頻率范圍 內有低阻抗，這樣就使數據信號近乎沒有衰減地傳播。另外，第一、二頻變阻抗模塊16、18 在60GHz范圍內有高阻抗，這個頻段內主大體上包含了 MMW前端在模塊16和模塊18之間 發射和/或接收的60GHz信號。 另一個例子，假設連接模塊15為電路模塊12提供電源連接和/或電源回路 (power su卯ly return)連接。在圖l所示的頻率表中，電源頻率低于數據頻率，就這樣，第 一、二頻變阻抗模塊16、18的阻抗值很低，且對電路模塊12的供電近乎沒有影響，且還可為 MMW前端提供IC上天線段。需要注意的是，天線段可用1/2波長或l/4波長的彎曲形天線、 單極天線、鞭狀天線、和/或其它類型的微波天線。進一步需要注意的是天線段可用于連 接其它天線段以組成新的天線(如雙極天線、螺旋狀天線等)和/或與其它天線段一起使 用以組成天線陣列。 圖2是集成電路10第二實施例的框圖，集成電路10包括芯片24和封裝基板26。 在這個實施例中，芯片24用于支撐電路模塊12、 MMW前端14、第一、二頻變阻抗模塊16、 18 和第一、二跡線部分20、22。封裝基板26用于支撐芯片24。在一個例子中，芯片可采用互 補金屬氧化物半導體(CMOS)技術制造，封裝基板可以是印刷電路板(PCB)。在另一個例子 中，芯片24可采用砷化鎵技術、硅鍺技術、雙極性技術、bi-CM0S技術和/或其它類型的IC 制造技術來制造，封裝基板可以是印刷電路板(PCB)、玻璃纖維板、塑膠板和/或一些其它 的非導電材料板。需要注意的是，封裝基板可對芯片24的結構起支撐作用，且不包含跡線 部分。 圖3是集成電路10的另一實施例的框圖，集成電路10包括芯片24和封裝基板 26。在這個實施例中，芯片24用于支撐電路模塊12、MMW前端14和第二跡線部分22。封 裝基板26用于支撐芯片24、第一、二頻變阻抗模塊16、 18和第一跡線部分20。
圖4是集成電路10的另一實施例的框圖，集成電路10包括電路模塊12、MMW前端 14、連接模塊15和第二電路模塊30。連接模塊15包括第一、二頻變阻抗模塊16、18和第 一、二、三跡線部分20、22和32。 在本實施例中，第一跡線部分20(如IC 10的一個或多個金屬層上的金屬跡線) 為MMW前端14提供一天線段。另外，第一、二頻變阻抗模塊16、18和第一、二、三跡線部分 20、22、32之間的串聯組合為電路模塊12和第二電路模塊30(可以是存儲模塊、數字電路、 模擬電路、邏輯電路、處理模塊或其它任意類型的能接收和/或發射信號的電路)提供了連 接。為了達到這點，第一、二頻變阻抗模塊16、18彼此之間包含高頻信號(如通過MMW前端 14接收和/或發射的MMW頻率入站和/或出站信號)，且可使得通過的低頻信號(如電路 模塊12和第二電路模塊30發射或接收的數據信號)近乎無衰減。 圖5是集成電路10的另一實施例的框圖，集成電路10包括電路模塊12、MMW前端 14和連接模塊15。所述連接模塊15包括第一、二、三頻變阻抗模塊16、18、34和第一、二、 三跡線部分20、22、36。 在本實施例中，第一跡線部分20和第三跡線部分36為MMW前端提供天線段，所述 天線段可作為雙極天線、單獨發射和單獨接收的天線、分集天線或天線列陣來運行。另外， 第一、二、三頻變阻抗模塊16、 18、 34和第一、二、三跡線部分20、 22、 36之間的串聯組合與電 路模塊12建立連接。為了達到這點，第一、二頻變阻抗模塊16、18彼此之間包含高頻信號(如通過MMW前端14接收和/或發射的MMW頻率入站和/或出站信號)。第一和三阻抗模 塊16、34彼此之間包含高頻信號，且第一、二、三阻抗模塊16、18、34可使得通過的低頻信號 (如電路模塊12發射或接收的數據信號)近乎無衰減。 圖6是連接模塊15的實施例和MMW前端14的實施例的框圖。如圖所示，MMW前 端14可包括發送端(TX)、接收端(RX)和發送/接收開關(TRSW)。發射端TX可包括升頻 模塊和功率放大模塊(如， 一個或多個并聯和/或串聯耦合的功率放大驅動器和一個或多 個并聯和/或串聯耦合的功率放大器)，所述升頻模塊用于將出站基帶信號變頻成出站匪W 信號。接收端(RX)可包括低噪聲放大模塊(一個或多個串聯和/或并聯耦合的低噪聲放 大器)和用于將放大的入站MMW信號變頻成入站基帶信號的降頻模塊。所述IC IO可進一 步包括基帶處理模塊，所述基帶處理模塊根據一個或多個無線通信協議和/或標準將出站 數據轉換成出站基帶信號和將入站基帶信號轉換成入站數據。 第一和第二頻變阻抗模塊16、 18可由電感來實現，每一個電感16和18都有這樣 一個感抗，使得其在通過連接模塊15傳送的信號的頻率處阻抗較低，在通過MMW前端14發 射和/或接收信號的頻率處阻抗較高。其中，較低阻抗比較高阻抗要小很多(如比例系數 為20dB或更多)。特定的感抗值取決于電路模塊12的信號頻率和輸入輸出阻抗。例如， 電感16和18的感抗值(L)可取決于MMW前端14的工作頻率(如，F^)、電路模塊12的輸 入/出信號的頻率(如，Fsre)和電路模塊12的輸入阻抗(RCB)。如果，在MMW頻率，F^有 100dB的衰減，那么2RL = 100000*RCB。給定的(電感阻抗)RL = 2 ji F*L，等式在FSIG為OHz 時(如，直流電源線)可得到L = (50000*RCB)/2 Ji F麗。 在本實施例中，第一跡線部分20為MMW前端14提供天線段。另外，第一、二頻變阻 抗模塊16、18和第一、二跡線部分20、22之間的串聯組合為電路模塊12提供了電源(VDD) 線連接。如圖所示，MMW前端14的發送/接收開關(TR SW)與跡線部分20的一端連接。圖 16-18示出了 MMW前端與跡線部分耦聯以組成天線段的多個實施例。 圖7是連接模塊15的另一實施例和MMW前端14的另一實施例的框圖。如圖所示， MMW前端14可包括發送端(TX)和接收端(RX)，且連接模塊包括兩個相似的部分(如，一個 位于電源線VDD中，另一個是電源線Vss中)。發射端TX可包括升頻模塊和功率放大模塊， 所述升頻模塊用于將出站基帶信號變頻成出站MMW信號。接收端RX可包括低噪聲放大模 塊和用于將放大的入站MMW信號變頻成入站基帶信號的降頻模塊。IC IO可進一步包括基 帶處理模塊，所述基帶處理模塊根據一個或多個無線通信協議和/或標準將出站數據轉換 成出站基帶信號和將入站基帶信號轉換成入站數據。 每一個連接模塊的第一、第二頻變阻抗模塊16、18可由電感來實現，每一個電感 16和18都有這樣一個感抗，使得其在通過連接模塊15傳送的信號的頻率處阻抗較低，在通 過MMW前端14發射和/或接收信號的頻率處阻抗較高。其中，較低阻抗比較高阻抗要小很 多(如比例系數為20dB或更多)。在本實施例中，每一個連接模塊15中的第一跡線部分 20為MMW前端14提供天線段。另外，每一連接模塊里的第一、二頻變阻抗模塊16、 18和第 一、二跡線部分20、22之間的串聯組合為電路模塊12提供了電源(VDD)線和電源回路VSS 連接。 圖8是連接模塊15連接MMW前端14和電路模塊12的另一實施例的框圖。連接 模塊15提供電源連接VDD，且包括三個由電感來實現其功能的頻變阻抗模塊16、18、34和三
10個跡線部分36、20、22。在本實施例中，跡線部分36、20為MMW前端提供天線段，其中，所述 天線段構成一個雙極天線。 圖9是連接模塊15連接MMW前端14和兩個電路模塊12 、 30的另 一實施例的框圖。 連接模塊15包括第一、二頻變阻抗模塊16、 18和第一、二跡線部分20、22。每一個頻變阻抗 模塊都包括電感和電容。電感具有可為通過MMW前端發送和/或接收的MMW信號提供高阻 抗和為在電路模塊12、30之間的傳送的信號提供低阻抗的感抗值。電容可依大小排列成用 來進一步衰減由MMW前端發送或接收的高頻信號，且對兩電路模塊之間的傳送信號近乎不 產生衰減。 圖10是連接模塊連接MMW前端14和兩個電路模塊12、30的另一實施例的框圖。 連接模塊包括第一、二頻變阻抗模塊16、 18和第一、二跡線部分20、22。每一個頻變阻抗模 塊都包括電感和低通濾波器(LPF)。電感具有可為通過MMW前端發送和/或接收的MMW信 號提供高阻抗和為在電路模塊12、30之間的傳送的信號提供低阻抗的感抗值。低通濾波器 有拐角頻率(cornerfrequency)，能進一步衰減由MMW前端發送或接收的高頻信號，且對兩 電路模塊之間的發送信號幾乎不產生衰減。 圖11是連接模塊連接MMW前端14和兩個電路模塊12、30的另一實施例的框圖。 連接模塊包括第一、二頻變阻抗模塊16、 18和第一、二跡線部分20、22。每一個頻變阻抗模 塊都包括電感和并聯電感-電容儲能電路。電感具有可為通過MMW前端發送和/或接收的 MMW信號提供高阻抗和為在電路模塊12、30之間的傳送的信號提供低阻抗的感抗值。并聯 電感_電容儲能電路有諧振頻率，在此頻率處可進一步衰減MMW前端發送或接收的高頻信 號，且對兩電路模塊間的發送信號不產生衰減。 圖11進一步包括電感的阻抗和并聯電感-電容儲能電路的圖例。在一些例子中， 由電感提供的感抗值可能不能提供期望的阻抗水平，尤其對于電路模塊的高阻抗輸入。為 了進一步地衰減，并聯電感-電容(LC)儲能電路有與MMW前端的MMW頻率相對應的諧振頻 率。因此，在MMW頻率范圍內，可通過增加阻抗來達到阻抗的期望值。 圖12是集成電路10的另一實施例的框圖，它包括芯片24和封裝基板26，在本實 施例中，芯片24用來支撐電路模塊12、 MMW前端14、第一、二頻變阻抗模塊16、18、第一、二 跡線部分20、22和地平面40，在本實施例中，跡線部分20用地平面為MMW前端提供單極天 線。 圖13是集成電路10的另一實施例的框圖，該集成電路包括電路模塊12、MMW前端 14、第一連接模塊15、第二連接模塊50和高頻連接模塊60。第一連接模塊15包括第一、二 頻變阻抗模塊16、 18和第一、二跡線部分20、22。第二連接模塊50包括第三、四頻變阻抗模 塊52、54和第三、四跡線部分56、58。第二連接模塊50與第一連接模塊15的元件基本類 似。 在本實施中，第一跡線部分20為MMW前端提供第一天線段，第三跡線部分56為 MMW前端提供第二天線段。第一、二頻變阻抗模塊16、18和第一、二跡線部分20、22之間的 串聯組合與電路模塊12建立第一連接。另外，第三、四頻變阻抗模塊52、54和第三、四跡線 部分56、58之間的串聯組合與電路模塊12建立第二連接。第一連接和第二連接可以是電 源和/或電源回路連接和/或信號連接。 高頻連接模塊60將第一跡線部分20耦合到第三跡線部分56以為MMW前端提供天線。可調諧第一、三跡線部分20、56與高頻連接模塊60之間的串聯組合，這樣其共同阻抗(collective impedance)主要在MMW前端14接收和/或發送的信號頻率范圍內為天線提供期望的阻抗。。更進一步地，高頻連接模塊60在由MMW前端接收和/或發送的信號頻率內阻抗較低，在由電路模塊12接收或發送的信號頻率上阻抗較高。因此，高頻連接模塊60對這些信號不產生衰減。 圖14是集成電路10的另一實施例的框圖，該集成電路10包括電路模塊12、 MMW前端14、第一連接模塊15、第二連接模塊50、第三連接模塊70、高頻連接模塊60和第二高頻連接模塊80，第一連接模塊15包括第一、二頻變阻抗模塊16、 18和第一、二跡線部分20、22。第二連接模塊50包括第三、四頻變阻抗模塊52、54和第三、四跡線部分56、58。第三連接模塊70包括第五、六頻變阻抗模塊72、74和第五、六跡線部分76、78。第五連接模塊70與第一連接模塊16的元件類似。 在本實施中，第一跡線部分20、第三跡線部分56和第五跡線部分56為MMW前端提供天線段，另外，第五、六頻變阻抗模塊72、74和第五、六跡線部分76、78之間的串聯組合與電路模塊12建立第三連接。 高頻連接模塊60將第一跡線部分20耦合到第三跡線部分56且第二高頻連接模塊80將第三跡線部分56耦合到第五跡線部分76以為MMW前端提供天線。可調諧第一、三、五跡線部分20、56和76與高頻連接模塊60和第二高頻連接模塊80之間的串聯組合，這樣其共同阻抗(collective impedance)主要在MMW前端14接收和/或發送的信號頻率范圍內為天線提供期望的阻抗。進一步地，每一個高頻連接模塊60、80中的每一個在由MMW前端接收和/或發送的信號頻率內阻抗較低，其在由電路模塊12接收或發送的信號頻率內阻抗較高。因此，高頻連接模塊60、80不產生衰減。 圖15是兩個連接模塊15、50的實施例和高頻連接模塊60的實施例的框圖。第一、二、三、四頻變阻抗模塊16、 18、52、54可分別使用電感來實現，在本實施例中，高頻連接模塊60可通過采用具有如圖所示的等效阻抗(generalimpedance)的串聯電感-電容(LC)儲能電路，。且該LC儲能電路在MMW前端發射和/或接收信號的頻率處產生諧振，以在兩個跡線部分20、56之間提供低阻抗路徑。在另一個實施例中，高頻連接模塊60可采用電容實現。 圖16是通過變壓器90和傳輸線92將連接模塊50耦合到MMW前端14的實施例
框圖。如圖所示，連接模塊50包括作為頻變阻抗模塊52、54的電感，和用作MMW前端14的
天線的跡線部分56。特別地，天線在期望的運行范圍內(如60GHz頻帶)有一個期望值阻
抗(如500hms)。因此，傳輸線92的阻抗和變壓器90的輸出阻抗應當大致與天線阻抗相等。 圖17是通過變壓器90和傳輸線96將連接模塊50耦合到MMW前端(未示出)的另一實施例示意圖。在本實施例中，未示出的連接模塊包括四個跡線部分和三個電感34、16、18。中間的兩個跡線部分耦合傳輸線以為MMW前端提供雙極天線。變壓器采用微帶結構的差動單端變壓器巴侖(differentialto single end transformer bal皿)。如，其差動端包括三個分接頭兩個接差動輸入，中間一個接直流地或交流地。變壓器巴侖的兩個差動輸入端連接MMW前端14。 如圖所示，連接模塊的電感16、18、34是單線圈繞組。根據期望阻抗值，每個電感由如圖所示的單線圈繞組實，還可由螺旋式繞組(未示出)、和/或串聯的單線圈繞組實現。另外，電感16、18、34的直徑可隨著跡線部分的長度變化，這取決于期望的電感值。再者，中間跡線部分的長度大致等于MMW前端發射和接收信號的波長的1/4。例如，如果M麗前端在60GHz頻率范圍中發射和/或接收信號，則四分之一波長就是1. 25mm(如，0. 25*C/60X 109，其中，C是光速)。 在這個圖中，變壓器巴侖94、傳輸線96和連接模塊都IC10的一個金屬層上實現。可以了解的是，圖17的實施例也可在IC10的一個或多個金屬層上實現。
圖18是通過變壓器90、阻抗匹配電路100和傳輸線92將連接模塊50耦合到MMW前端的另一實施例示意性框圖，如圖所示，連接模塊50包括作為頻變阻抗模塊52、54的電感，和作為MMW前端14的天線的跡線部分56。特別地，天線在期望的運行范圍內(如60GHz頻帶)有一個期望值阻抗(如500hms)。因此，傳輸線92的阻抗、阻抗匹配電路100的阻抗和變壓器90的輸出阻抗應當大致與天線阻抗相等。 在本實施例中，阻抗匹配電路100包括將變壓器90耦合到傳輸線92的串聯電感。在另一個實施例中，阻抗匹配電路100包括與傳輸線92的輸入并聯耦合的串聯電感和電容。 雖然提供了連接模塊和高頻連接模塊的不同的實施例，其它實施例也是可以想到的。例如，可使用復雜電路實現期望頻率特征的模塊。例如，低通濾波器、帶通濾波器、高通濾波器、和/或陷波濾波器可用來隔離高頻和通過低頻信號。 正如這里用到的，術語"基本上"或"大約"對相應的術語和/或術語之間的關系提供了一種業內可接受的公差。這種業內可接受的公差從小于1%到50%，并對應于，但不限于，組件值、集成電路處理波動、溫度波動、上升和下降時間和/或熱噪聲。術語之間的這些關系從幾個百分點的區別到極大的區別。正如這里可能用到的，術語"可操作地連接"包括術語之間的直接連接和間接連接(術語包括但不限于，組件、元件、電路和/或模塊)，其中對于間接連接，中間插入術語并不改變信號的信息，但可以調整其電流電平、電壓電平和/或功率電平。正如在此進一步使用的，推斷連接(亦即，一個元件根據推論連接到另一個元件)包括兩個元件之間用相同于"連接"的方法直接和間接連接。正如在此進一步使用的，術語"可用于"指包括一個或多個功率連接、輸入、輸出等，以執行一個或多個對應的功能，還包括推斷地連接到一個或多個其它術語。正如在此進一步使用的，術語"與…相關"包括直接或間接連接分離的術語和/或一個術語嵌入另一個術語。正如在此進一步使用的，術語"比較結果有利"，指兩個或多個元件、項目、信號等之間的比較提供一個想要的關系。例如，當想要的關系是信號1具有大于信號2的振幅時，當信號1的振幅大于信號2的振幅或信號2的振幅小于信號1振幅時，可以得到有利的比較結果。 以上還借助于說明特定功能的執行及其關系的方法步驟對本發明進行了描述。為了描述的方便，這些功能組成模塊和方法步驟的界限在此處被專門定義。只要這些特定的功能和關系被適當地實現，選擇性的界限和順序也可被適當執行。任何這樣的選擇性界限和順序都落入本發明的范圍和精神內。 以上還借助于說明某些重要功能的功能模塊對本發明進行了描述。為了描述的方便，這些功能組成模塊的界限在此處被專門定義。只要這些重要的功能被適當地實現時，也可定義選擇性的界限。類似地，流程圖模塊也在此處被專門定義來說明某些重要的功能，為
13廣泛應用，流程圖模塊的界限和順序可以被另外定義，只要仍能實現這些重要功能。上述功能模塊、流程圖功能模塊的界限及順序的變化仍應被視為在權利要求保護范圍內。本領域技術人員也知悉此處所述的功能模i央，和其它的說明性模塊、模組和組件，可以如示例或由分立元件、特殊功能的集成電路、帶有適當軟件的處理器及類似的裝置組合而成。
權利要求
一種集成電路，其特征在于，包括電路模塊；MMW前端；和耦合到所述電路模塊和MMW前端的連接模塊，所述連接模塊包括第一頻變阻抗模塊；第二頻變阻抗模塊；耦合到所述第一頻變阻抗模塊和第二頻變阻抗模塊之間的第一跡線部分，其中所述第一跡線部分用于為MMW前端提供天線段；和耦合到所述第二頻變阻抗模塊和電路模塊之間的第二跡線部分，其中第一、二頻變阻抗模塊和第一、二跡線部分之間的串聯組合提供到電路模塊的連接。
2. 根據權利要求1所述的集成電路，其特征在于，還包括 芯片，其中，電路模塊、MMW前端、連接模塊在晶粒所述芯片上實現。
3. 根據權利要求1所述的集成電路，其特征在于，還包括芯片，其中，電路模塊和匪W前端在所述芯片上實現；和用來支撐芯片的封裝基板，其 中，連接模塊的一部分在封裝基板上實現，且其剩余部分在芯片上實現。
4. 根據權利要求1所述的集成電路，其特征在于，還包括第二電路模塊，其中所述連接模塊將所述電路模塊耦合到所述第二電路模塊。
5. 根據權利要求1所述的集成電路，其特征在于，所述電路模塊通過連接模塊接收或 發送數據信號。
6. —種集成電路，包括 電路模塊； 毫米波前端； 第一連接模塊，包括 第一頻變阻抗模塊； 第二頻變阻抗模塊；耦合到第一頻變阻抗模塊和第二頻變阻抗模塊之間的第一跡線部分，其中所述第一跡 線部分為MMW前端提供天線段；禾口耦合到第二頻變阻抗模塊和電路模塊之間的第二跡線部分，其中第一、二頻變阻抗模 塊和第一、二跡線部分之間的串聯組合提供到所述電路模塊的第一連接；禾口第二連接模塊，包括第三頻變阻抗模塊；第四頻變阻抗模塊；耦合到第三頻變阻抗模塊和第四頻變阻抗模塊之間的第三跡線部分，所述第三跡線部 分用于為MMW前端提供第二天線段；禾口耦合第四頻變阻抗模塊和電路模塊之間的第四跡線部分，其中第三、四頻變阻抗模塊 和第三、四跡線部分之間的串聯組合提供到所述電路模塊的第二連接；禾口耦合到第一跡線部分和第三跡線部分以使的所述第一天線段和第二天線段在對應MMW 前端的運行頻率范圍的頻率范圍內可操作連接到一起的高頻連接模塊。
7. 根據權利要求6所述的集成電路，其特征在于，所述高頻連接模塊包括串聯電感-電容儲能電路。
8. 根據權利要求6所述的集成電路，其特征在于，還包括 第三連接模塊，所訴第三連接模塊包括 第五頻變阻抗模塊；第六頻變阻抗模塊；耦合到所述第五頻變阻抗模塊和第六頻變阻抗模塊之間的第五跡線部分，所述第五跡 線部分用于為所述MMW前端提供第三天線段；禾口耦合到所述第六頻變阻抗模塊和電路模塊之間的第六跡線部分，其中所述第五、六頻 變阻抗模塊和第五、六跡線部分之間的串聯組合提供到所述電路模塊的第三連接；禾口耦合到所述第三跡線部分和第五跡線部分以使的所述第一、第二和第三天線段在對應 MMW前端的運行頻率范圍的頻率范圍內可操作連接到一起的高頻連接模塊。
9. 一種集成電路，其特征在于，包括 多個頻變阻抗模塊；禾口多個跡線部分，其中，所述多個跡線部分的第一跡線部分耦合到所述多個頻變阻抗模 塊的第一頻變阻抗模塊和第二頻變阻抗模塊之間，其中所述第一跡線部分提供天線段；且其中，所述多個跡線部分的第二跡線部分耦合到第二頻變阻抗模塊連接，其中，所述第 一 、二頻變阻抗模塊和第一 、二跡線部分的串聯組合提供連接。
10. 根據權利要求9所述的集成電路，其特征在于，還包括所述多個跡線部分的第三跡線部分耦合到所述多個頻變阻抗模塊的第二頻變阻抗模 塊和第三頻變阻抗模塊之間，其中所述第三跡線部分提供第二天線段；禾口所述多個跡線部分的第四跡線部分耦合到第三頻變阻抗模塊，其中，第一、二、三頻變 阻抗模塊和第一 、二 、三、四跡線部分之間的串聯組合提供連接。
全文摘要
一種集成電路包括電路模塊、毫米波(MMW)前端和連接模塊，連接模塊包括第一、二頻變阻抗模塊和第一、二跡線部分。第一跡線部分為MMW前端提供天線段，且第一、二頻變阻抗模塊和第一、二跡線部分之間串聯組合提供到電路模塊的連接。
文檔編號H04B1/00GK101707491SQ20091016334
公開日2010年5月12日 申請日期2009年8月7日 優先權日2008年8月7日
發明者阿瑪德雷茲·羅弗戈蘭 申請人:美國博通公司