<listing id="vjp15"></listing><menuitem id="vjp15"></menuitem><var id="vjp15"></var><cite id="vjp15"></cite>
<var id="vjp15"></var><cite id="vjp15"><video id="vjp15"><menuitem id="vjp15"></menuitem></video></cite>
<cite id="vjp15"></cite>
<var id="vjp15"><strike id="vjp15"><listing id="vjp15"></listing></strike></var>
<var id="vjp15"><strike id="vjp15"><listing id="vjp15"></listing></strike></var>
<menuitem id="vjp15"><strike id="vjp15"></strike></menuitem>
<cite id="vjp15"></cite>
<var id="vjp15"><strike id="vjp15"></strike></var>
<var id="vjp15"></var>
<var id="vjp15"></var>
<var id="vjp15"><video id="vjp15"><thead id="vjp15"></thead></video></var>
<menuitem id="vjp15"></menuitem><cite id="vjp15"><video id="vjp15"></video></cite>
<var id="vjp15"></var><cite id="vjp15"><video id="vjp15"><thead id="vjp15"></thead></video></cite>
<var id="vjp15"></var>
<var id="vjp15"></var>
<menuitem id="vjp15"><span id="vjp15"><thead id="vjp15"></thead></span></menuitem>
<cite id="vjp15"><video id="vjp15"></video></cite>
<menuitem id="vjp15"></menuitem>

一種基于ram共享技術的可重構s盒電路結構的制作方法

文檔序號:7918898閱讀:387來源:國知局
專利名稱:一種基于ram共享技術的可重構s盒電路結構的制作方法
技術領域
本 發明涉及信息安全技術和集成電路技術領域,具體地,涉及一種基于RAM共享技術的可重構S盒電路結構,用于實現分組密碼算法中的S盒替換操作。
背景技術
隨著現代社會的日益信息化、數字化與網絡化,人們對信息安全技術的需求越來越廣泛和深入。信息安全技術的應用領域,已從傳統的軍事、政治部門,逐步擴展到社會經濟生活的各個角落;信息安全產品成為整個社會良性運轉的重要保障,保護信息的安全也已經成為科學技術領域的重要課題。信息安全體系中,密碼算法是信息安全的基礎和核心技術,在密碼算法中分組密碼占有重要的地位,并廣泛的被應用于各個領域。通過對大量的分組密碼算法進行分析和研究,發現分組密碼算法具有一個顯著的特征很多不同的分組密碼算法具有相同或相近的基本操作,對DES、AES、RC6等27種典型的分組密碼算法的基本操作及其使用頻度做了統計,發現S盒變換的使用頻度達到50%。S 盒是許多分組密碼算法的核心組成部分,提供分組密碼算法所必需的混淆作用。在不同的分組密碼算法中,S盒的內部結構和構建方式也有所不同。S盒是許多分組密碼算法中的唯一非線性模塊,因此它的密碼強度對整個分組密碼算法的安全強度產生直接影響。現有技術中的密碼處理器中,S盒的實現方式主要有2種(1)基于邏輯電路的實現方式,即用硬件邏輯電路來實現S盒操作所包含的布爾函數,其占用資源較少,但運算速度較慢,而對于多種不同類型的S盒操作來說,不具可配置性,不能并行處理數據;(2)基于查找表(Look Up Table, LUT)的實現方式,將S盒替換表存儲在存儲器(如RAM或ROM)中, S盒的輸入作為存儲器的地址輸入,對應的地址空間中存放的數據就是S盒的輸出值,這種方法占用較多存儲單元,電路實現面積大,但運算速度快,并且具有可配置性,能實現多種分組密碼運算的S盒操作,并且當處理器不工作時,存儲器不帶有任何算法信息,使得處理器具有更好的安全性。另一方面,目前許多的密碼處理器中采用流水線技術,可以大幅提升處理器的運行速度。但由于通用S盒模塊不具備并行處理數據的能力,所以在η級流水線結構的密碼處理器中,每1級的運算模塊中都需要包含一個通用S盒和其他相應運算單元,此時處理器速度增加η倍,同時面積也增加η倍,處理器的效率并沒有得到改善。綜上所述,現有技術中,基于邏輯電路實現的S盒存在運算速度慢,不具有可配置性的缺陷;基于查找表實現的S盒存在占用存儲單元多,電路實現面積大,不具備并行處理數據能力的缺陷。

發明內容
本發明的目的在于,針對上述問題,提出一種基于RAM共享技術的可重構S盒電路結構,以實現運算速度快,配置靈活,可并行處理數據,占用存儲單元少,電路實現面積小的優點。
為實現上述目的,本發明采用的技術方案如下一種基于RAM共享技術的可重構S盒電 路結構,包括配置單元和替換單元,其特征是所述替換單元包括η個替換基元和一塊RAM,各個替換基元并行工作共享一個RAM ;本S盒的工作模式包括配置模式和運算模式兩種在配置模式下,配置單元首先接收輸入的控制信號,存儲配置信息,然后根據配置信息對RAM進行初始化配置;替換單元不工作,RAM在配置單元的控制下進行初始化;在運算模式下,根據存儲的配置信息控制替換單元的運算狀態;替換單元接收輸入數據,完成S盒的替換操作,輸出處理后數據;所述替換單元采用基于查找表的方法實現S盒;替換單元有對應η組輸入數據,分別對應η個替換基元;每個替換基元和RAM組合都實現S盒的替換功能,并行實現η個S盒的流水線操作;RAM包括m個相同的單元RAMm ;每個替換基元包括輸入數據控制電路和輸出數據選擇電路;輸入信號DATA_INm輸入給輸入數據控制電路,輸入信號處理電路處理得到內部信號Ainm,Ainm輸出給RAM作為RAM的輸入地址信號,分別對應輸出給相應的單元RAMm, 由單元RAMm把相應的輸出數據信號Aoutm返回輸入到替換基元中,輸出數據選擇電路對返回的數據信號進行處理,輸出最終的數據信號,即完成S盒替換的數據信號。由運算狀態控制信號M0DE_IN控制替換基元的運算狀態,由配置狀態控制信號 C0NFIG_IN對替換基元的配置狀態進行控制,M0DE_IN和C0NFIG_IN來控制由輸入數據控制電路以及輸出數據選擇電路的工作狀態。所述的替換單元,由16個替換基元和一塊RAM構成,用于接收輸入數據信號,完成 S盒的替換操作,輸出處理后數據信號。替換單元采用RAM共享技術,使16個替換基元共享一個RAM,能夠并行工作,實現16個S盒的流水線操作。所述的替換基元包括輸入數據控制電路和輸出數據選擇電路構成。替換基元有三種運算狀態(1)4X4替換(2)6X4替換(3)8X8替換。替換基元和RAM組合使用可以實現S盒的功能,配置單元中存儲的配置信息控制替換基元的工作狀態,輸入數據控制電路對輸入替換基元的數據信號做相應的處理,輸出到RAM,作為RAM的輸入地址信號。RAM輸出對應地址的數據信號返回到替換基元,輸出數據選擇電路對返回的數據信號進行處理,輸出最終的數據信號,即完成S盒替換的數據信號。在配置模式下,替換單元不工作,RAM在配置單元的控制下進行初始化。在運算模式下,替換單元接收輸入數據信號,完成S盒的替換操作,輸出處理后數據信號。替換單元采用基于查找表的方法實現S盒。根據配置的不同,能夠實現多種分組密碼算法中的S盒替換操作。所述的RAM由8個大小為64X4位的RAMO,RAMI,......,RAM7組成。輸入為6位
的地址信號,輸出為4位的數據信號。RAM能同時被16個替換基元驅動,實現16個替換基元的并行工作。本發明的原理說明如下S盒本質上可以被看做映射S(X) = (f\(X),fffl(X))巧“―F2m,n為S盒輸入X的位數,m為S盒輸出的S(X)位數,^Xhf2(X),. ..,fm(X)為輸出S(X)的第1,2,… m位。f\,f2,...,fm為輸入X對應的輸出S⑴各個位的映射函數,通常簡稱S是一個nXm的S盒。S盒通常采用查找表的方式實現,表的存儲量為mX2n位。本發明的S盒在4X4 替換、6X4替換、8X8替換三種運算狀態中,最多需要8X28位的RAM,所以本發明中采用由 8個64X4位的RAMO,RAMI, ......,RAM7組成的總大小為8X28位的RAM。本發明的有益效果是本發明具有運算速度快,配置靈活,可并行處理數據,占用存儲單元少,電路實現面積小的優點。


圖1為本發明的基于RAM共享技術的可重構S盒電路結構示意圖;圖2為本發明的基于RAM共享技術的可重構S盒電路結構的替換單元的結構示意圖;圖3為本發明的基于RAM共享技術的可重構S盒電路結構的替換單元的替換基元的結構示意圖;圖4 (a)為本發明的基于RAM共享技術的可重構S盒電路結構在流水線結構的DES 密碼處理器中的使用說明圖;圖4(b)為流水線結構的DES密碼處理器中輪運算的結構圖。表1為本發明的基于RAM共享技術的可重構S盒電路結構的替換單元的替換基元
的信號定義
權利要求
1.一種基于RAM共享技術的可重構S盒電路結構,包括配置單元和替換單元,其特征是所述替換單元包括η個替換基元和一塊RAM,各個替換基元并行工作共享一個RAM ;本S盒的工作模式包括配置模式和運算模式兩種在配置模式下,配置單元首先接收輸入的控制信號,存儲配置信息,然后根據配置信息對RAM進行初始化配置;替換單元不工作,RAM在配置單元的控制下進行初始化;在運算模式下,根據存儲的配置信息控制替換單元的運算狀態;替換單元接收輸入數據,完成S盒的替換操作,輸出處理后數據;所述替換單元采用基于查找表的方法實現S盒;替換單元有對應η組輸入數據,分別對應η個替換基元;每個替換基元和RAM組合都實現S盒的替換功能,并行實現η個S盒的流水線操作;RAM包括m個相同的單元RAMm ;每個替換基元包括輸入數據控制電路和輸出數據選擇電路;輸入信號DATA_INm輸入給輸入數據控制電路,輸入信號處理電路處理得到內部信號 Ainm,Ainm輸出給RAM作為RAM的輸入地址信號,分別對應輸出給相應的單元RAMm,由單元 RAMm把相應的輸出數據信號Aoutm返回輸入到替換基元中,輸出數據選擇電路對返回的數據信號進行處理,輸出最終的數據信號,即完成S盒替換的數據信號。由運算狀態控制信號M0DE_IN控制替換基元的運算狀態,由配置狀態控制信號 C0NFIG_IN對替換基元的配置狀態進行控制,M0DE_IN和C0NFIG_IN來控制由輸入數據控制電路以及輸出數據選擇電路的工作狀態。
2.根據權利要求1所述的S盒電路結構,其特征是所述替換單元由16個替換基元和一塊RAM構成;所述RAM由8個大小為64X4位的單元RAM單元組成;RAM能同時被16個替換基元驅動,實現16個替換基元的并行工作。
3.根據權利要求2所述的S盒電路結構,其特征是替換基元在配置模式下不工作,在運算模式下有三種運算狀態4X4替換、6X4替換、8X8替換;表1為替換單元的替換基元的信號定義
全文摘要
本發明公開了一種基于RAM共享技術的可重構S盒電路結構,可以實現多種分組密碼算法中的S盒替換操作,適用于各種分組密碼處理器。該S盒電路結構由配置單元電路和替換單元電路構成。其中配置單元,用于接收輸入的控制信號,進行存儲,配置并控制替換單元的運算狀態;所述替換單元包括n個替換基元和一塊RAM,各個替換基元并行工作共享一個RAM;本發明具有運算速度快,配置靈活,可并行處理數據,占用存儲單元少,電路實現面積小的優點。
文檔編號H04L9/06GK102347833SQ201110284750
公開日2012年2月8日 申請日期2011年9月22日 優先權日2011年9月22日
發明者余云帆, 單偉偉, 時龍興, 朱佳梁, 田朝軒, 陸寅超 申請人:東南大學
網友詢問留言 已有0條留言
  • 還沒有人留言評論。精彩留言會獲得點贊!
1
韩国伦理电影