一種實施方式中，數據發送端和數據接收端包括多個(2個以上)的數據通道。
[0043]通過本實施例可實現定時高精度:通道間時間歪斜小于100皮秒；系統集成度高:利用FPGA實現了相關算法，大大提高集成度;可更新性強:只需更新固件，而不需硬件改動；數據高帶寬:本發明數據傳輸帶寬可達到600Mbps。
[0044]實施例二:
[0045]如圖3所示，本申請的傳輸高精度定時信號和數據的裝置，其一種實施方式，包括數據發送端、數據接收端。
[0046]數據接收端，包括串行解串器1、光收發器I和傳輸延遲測量單元。數據接收端包括串行解串器2、光收發器2和傳輸延遲校準單元。
[0047]數據發送端和數據接收端通過各自的串行解串器和光收發器建立相互之間的時鐘與數據連接通路。一種實施方式，數據接收端將源時鐘經過串行解串器I和光收發器I發送至數據發送端的光收發器2，通過串行解串器2產生恢復時鐘，確認恢復時鐘與發送時鐘是同源時鐘;數據發送端通過串行解串器2和光收發器2向數據接收端輸出返回時鐘，確認返回時鐘與發送時鐘是同源時鐘，數據發送端發送特定數據，數據接收端接收并比對特定數據，確認數據連接正常。
[0048]傳輸延遲測量單元使用精確定時協議測量連接通路的傳輸延遲；一種實施方式，數據接收端發送同步信號，數據發送端接收同步信號后回發延遲回傳信號，如圖2所示，數據接收端通過以下計算公式計算傳輸延遲:
[0049]Tm+T飽O-定時偏差+傳輸延遲= TR^Tt複ο-定時偏差
[0050]1??+!??-定時偏差-傳輸延遲=Tt複2+Tt複ο-定時偏差[0051 ]傳輸延遲=1/2 [ T雛?-T雛2+Tt蝮 ?-T,隨 2]
[0052]其中TSS1是數據接收端的發送時鐘，T雛2是數據接收端接收的延遲回傳信號的時鐘，!'?^是數據發送端接收到同步信號的恢復時鐘，TRg2是數據發送端回傳信號的發送時鐘。一種實施方式，傳輸延遲測量單元使用FPGA實現，
[0053]傳輸延遲校準單元，根據傳輸延遲修正時鐘。一種實施方式，傳輸延遲校準單元使用FPGA實現。數據發送端基于修正時鐘發送數據，數據接收端基于修正時鐘接收數據。
[0054]在一種實施方式中，數據發送端和數據接收端包括多個(2個以上)的數據通道。
[0055]以上內容是結合具體的實施方式對本發明所作的進一步詳細說明，不能認定本發明的具體實施只局限于這些說明。對于本發明所屬技術領域的普通技術人員來說，在不脫離本發明構思的前提下，還可以做出若干簡單推演或替換。
【主權項】
1.一種傳輸高精度定時信號和數據的方法，其特征在于，包括: 建立數據接收端和數據發送端之間的時鐘與數據連接通路； 使用精確定時協議測量所述連接通路的傳輸延遲，根據所述傳輸延遲修正所述時鐘； 基于所述修正的時鐘，由所述數據發送端將數據發送到所述數據接收端。2.如權利要求1所述的方法，其特征在于，其中所述使用精確定時協議測量所述連接通路的傳輸延遲，根據所述測量結果修正所述時鐘包括: 由所述數據接收端發送同步信號，所述數據發送端接收所述同步信號后回發延遲回傳信號，傳輸延遲計算公式: Τ??ι+Τ_-定時偏差+傳輸延遲=TRU+Tt複ο-定時偏差 Tsi2+T^g1-定時偏差-傳輸延遲=Tt複2+Tt複Q-定時偏差 傳輸延遲=I /2 [ Tst1-T雛2+Tt蝮?-T腹2 ] TSS1是所述數據接收端的發送時鐘，Tsg2是所述數據接收端接收的延遲回傳信號的時鐘，Tri1是所述數據發送端接收到所述同步信號的恢復時鐘，Tt複2是所述數據發送端回傳信號的發送時鐘，根據所述傳輸延遲修正所述時鐘。3.如權利要求2所述的方法，其特征在于，其中所述使用精確定時協議測量所述連接通路的傳輸延遲，根據所述測量結果修正所述時鐘是在FPGA中實現的。4.如權利要求1所述的方法，其特征在于，所述建立數據接收端和數據發送端之間的時鐘與數據連接通路包括: 數據接收端將發送時鐘發送至數據發送端，確認恢復時鐘與發送時鐘是同源時鐘；所述數據發送端向所述數據接收端輸出返回時鐘，確認返回時鐘與發送時鐘是同源時鐘，所述數據發送端發送特定數據，所述數據接收端接收并比對所述特定數據，確認數據連接正常。5.如權利要求1至4任一所述的方法，其特征在于，所述數據發送端和數據接收端包括2個以上的數據通道。6.—種傳輸高精度定時信號和數據的裝置，其特征在于，包括: 數據發送端，用于發送數據； 數據接收端，用于接收數據； 所述數據發送端和接收端還用于建立相互之間的時鐘與數據連接通路； 所述數據接收端包括傳輸延遲測量單元，用于使用精確定時協議測量所述連接通路的傳輸延遲； 所述數據發送端包括傳輸延遲校準單元，用于根據所述傳輸延遲修正所述時鐘； 所述數據發送端還用于基于所述修正時鐘發送數據，所述數據接收端還用于基于所述修正時鐘接收數據。7.如權利要求6所述的裝置，其特征在于， 所述數據接收端還用于發送同步信號，所述數據發送端還用于接收所述同步信號后回發延遲回傳信號，所述數據接收端計算公式計算傳輸延遲: Τ??ι+Τ_-定時偏差+傳輸延遲=TRU+Tt複ο-定時偏差 Tsi2+T^g1-定時偏差-傳輸延遲=Tt複2+Tt複Q-定時偏差 傳輸延遲=I /2 [ Tst1-T雛2+Tt蝮?-T腹2 ] 其中Tsg1是所述數據接收端的發送時鐘，Tss2是所述數據接收端接收的延遲回傳信號的時鐘，TtM1是所述數據發送端接收到所述同步信號的恢復時鐘，Tt複2是所述數據發送端回傳信號的發送時鐘。8.如權利要求7所述的裝置，其特征在于，其中所述傳輸延遲測量單元使用FPGA實現，所述傳輸延遲校準單元使用FPGA實現。9.如權利要求6所述的裝置，其特征在于， 所述數據接收端還用于將發送時鐘發送至所述數據發送端，確認恢復時鐘與發送時鐘是同源時鐘;所述數據發送端還用于向所述數據接收端輸出返回時鐘，確認返回時鐘與發送時鐘是同源時鐘，所述數據發送端還用于發送特定數據，所述數據接收端還用于接收并比對所述特定數據，確認數據連接正常。10.如權利要求6至9任一所述的裝置，其特征在于，所述數據發送端和數據接收端包括2個以上的數據通道。
【專利摘要】本申請公開了提供一種傳輸高精度定時信號和數據的方法，包括：建立數據接收端和數據發送端之間的時鐘與數據連接通路；使用精確定時協議測量所述連接通路的傳輸延遲，根據所述傳輸延遲修正所述時鐘；基于所述修正的時鐘，由所述數據發送端將數據發送到所述數據接收端。本申請還公開了一種傳輸高精度定時信號和數據的裝置。本申請使用精確定時協議來進行延遲測量和校準，可實現高精度定時信號傳輸，在多通道傳輸中通道間時間歪斜小于100皮秒。
【IPC分類】H04J3/06
【公開號】CN105656588
【申請號】
【發明人】李成, 楊永峰, 胡戰利, 張成祥, 鄺忠華, 梁棟, 劉新, 鄭海榮
【申請人】中國科學院深圳先進技術研究院
【公開日】2016年6月8日
【申請日】2015年12月25日