同一時刻，提高了繞組電流解耦的準確性。
【附圖說明】
[0017]圖1為本發明的一種通信數據流向示意圖；
[0018]圖2為采用本發明方法的一種時序示意圖。
【具體實施方式】
[0019]下面通過具體實施例，并結合附圖，對本發明的技術方案作進一步的具體說明。
[0020]實施例:
[0021]—種在伺服系統中的串行編碼器通信時數據采集同步的方法(參見附圖1和附圖
2)，所述伺服系統包括主機和FPGA、編碼器、隔離變壓器和總線收發器，所述FPGA與所述主機電連接，所述FPGA依次通過總線收發器與隔離變壓器與所述的編碼器通信連接，所述在伺服系統中的串行編碼器通信時數據采集同步的方法包括以下步驟:
[0022]步驟一:主機中的ePWM定時器產生同步信號，主機將同步信號發送給FPGA，
[0023]步驟二:經過延遲之后，主機中的ePWM定時器觸發ADC啟動電流采樣，
[0024]步驟三:FPGA收到DSP發出的同步信號后，向編碼器請求數據，當FPGA根據獲取的編碼器數據準備好后，發出數據準備好信號通知主機，主機開始接受FPGA數據，
[0025]步驟四:主機收到的FPGA數據進行轉子磁場定向運算，當主機的轉子磁場定向運算完成后更改ePWM定時器的寄存器值，
[0026]步驟五:一個在伺服系統中的串行編碼器通信時數據采集同步的控制周期的信號同步完成。所述主機為DSP芯片，所述編碼器為18位絕對值編碼器。DSP芯片與FPGA的通信采用SPI同步串行總線和2個1 口通信。所述DSP芯片為德州儀器公司F28M35H52C1，所述FPGA為Altera公司EP4CE30F23IN7，所述編碼器為德國西克18位絕對值編碼器EKS36-2KF0A018A，所述總線收發器為為SN65HVD10D型號的RS-485收發器。觸發啟動ADC電流采樣比同步信號發出需要滯后時間AT，AT為伺服系統電流采樣回路的總延時。
[0027]采用本發明的方法能夠實現伺服電機的準確轉子磁場定向控制。DSP與FPGA的通信采用SPI同步串行總線，外加DSP發出的同步信號和FPGA發出的數據準備好信號輔助同步。同步信號為DSP發給FPGA的同步信號，該信號的發出由DSP的ePWM定時器觸發發出，再經過一定延遲之后，ePWM定時器觸發ADC啟動采樣。FPGA收到DSP發出的同步信號后，向編碼器請求數據，當FPGA把數據準備好后，會通過數據準備好信號通知DSP，DSP開始接受數據。DSP收到數據后再進行轉子磁場定向運算，運算完成后更改ePWM定時器的寄存器值，一個控制周期的信號同步就此完成。采用本發明的方法，不僅可以連續不斷高速對電機繞組中的電流進行采樣，并同步根據轉子位置進行坐標變換解耦。提高了繞組電流解耦的準確性。
[0028]以上所述的實施例只是本發明的一種較佳的方案，并非對本發明作任何形式上的限制，在不超出權利要求所記載的技術方案的前提下還有其它的變體及改型。
【主權項】
1.一種在伺服系統中的串行編碼器通信時數據采集同步的方法，其特征在于:所述伺服系統包括主機和FPGA、編碼器、隔離變壓器和總線收發器，所述FPGA與所述主機電連接，所述FPGA依次通過總線收發器與隔離變壓器與所述的編碼器通信連接，所述在伺服系統中的串行編碼器通信時數據采集同步的方法包括以下步驟: 步驟一:主機中的ePWM定時器產生同步信號，主機將同步信號發送給FPGA， 步驟二:經過延遲之后，主機中的ePWM定時器觸發ADC啟動電流采樣， 步驟三:FPGA收到DSP發出的同步信號后，向編碼器請求數據，當FPGA根據獲取的編碼器數據準備好后，發出數據準備好信號通知主機，主機開始接受FPGA數據， 步驟四:主機收到的FPGA數據進行轉子磁場定向運算，當主機的轉子磁場定向運算完成后更改ePWM定時器的寄存器值， 步驟五:一個在伺服系統中的串行編碼器通信時數據采集同步的控制周期的信號同步完成。2.根據權利要求1所述的在伺服系統中的串行編碼器通信時數據采集同步的方法，其特征在于:所述主機為DSP芯片，所述編碼器為18位絕對值編碼器。3.根據權利要求2所述的在伺服系統中的串行編碼器通信時數據采集同步的方法，其特征在于:DSP芯片與FPGA的通信采用SPI同步串行總線和2個1 口通信。4.根據權利要求2所述的在伺服系統中的串行編碼器通信時數據采集同步的方法，其特征在于:所述03?芯片為德州儀器公司？2813 5!152(:1，所述？？64為41丨6^公司EP4CE30F23IN7，所述編碼器為德國西克18位絕對值編碼器EKS36-2KF0A018A，所述總線收發器為為SN65HVD10D型號的RS-485收發器。5.根據權利要求1所述的在伺服系統中的串行編碼器通信時數據采集同步的方法，其特征在于:觸發啟動ADC電流采樣比同步信號發出需要滯后時間△ T，△ T為伺服系統電流采樣回路的總延時。
【專利摘要】本發明涉及一種在伺服系統中的串行編碼器通信時數據采集同步的方法，解決了現有技術的不足，技術方案為：包括步驟一：主機中的ePWM定時器產生同步信號，主機將同步信號發送給FPGA，步驟二：經過延遲之后，主機中的ePWM定時器觸發ADC啟動電流采樣，步驟三：FPGA收到DSP發出的同步信號后，向編碼器請求數據，當FPGA根據獲取的編碼器數據準備好后，發出數據準備好信號通知主機，主機開始接受FPGA數據，步驟四：主機收到的FPGA數據進行轉子磁場定向運算，當主機的轉子磁場定向運算完成后更改ePWM定時器的寄存器值，步驟五：一個在伺服系統中的串行編碼器通信時數據采集同步的控制周期的信號同步完成。
【IPC分類】H04J3/06
【公開號】CN105656591
【申請號】
【發明人】郝兆禮, 曲強, 祝閩, 劉硯, 徐敏珍, 白政巧
【申請人】杭州娃哈哈精密機械有限公司
【公開日】2016年6月8日
【申請日】2015年12月30日