電磁波信號處理器和電磁波檢測器的制造方法
【專利摘要】本申請提供了電磁波信號處理器和電磁波檢測器。該處理器配置為處理對應于電磁波的輸入脈沖信號，該處理器包括信號處理單元，該單元包括：峰值檢測電路，來檢測輸入脈沖信號的每一個幅值的峰值；AD轉換器，將該峰值轉換為數字信號；存儲器設備，包括存儲單元，每個存儲單元具有根據能由峰值的數字信號所采用的每個值而分配的地址，且存儲單元能具有表示峰值的檢測頻率的多個內部狀態中的任一個；和寫電路，改變存儲單元中的內部狀態，其中該存儲單元具有與由AD轉換器所轉換的數字信號的值對應的地址，從而增加由該內部狀態所表示的檢測頻率。
【專利說明】電磁波信號處理器和電磁波檢測器
【技術領域】
[0001]此處描述的實施例涉及電磁波信號處理器和電磁波檢測器。
【背景技術】
[0002]多通道分析器具有各種功能，主要包括模擬輸入脈沖的波形整形、經波形整形的信號的AD轉換、基于數字信號的峰值檢測、以及峰值頻率分布的創建。
[0003]作為現有技術，存在這樣的多通道分析器，使用數字信號處理電路來使得通過AD轉換獲得的數字值經歷信號處理來找到峰值，并創建峰值頻率分布。
[0004]使用這個電路配置，存在的問題在于還可將除了峰值之外的脈沖的AD值導入數字信號處理電路來執行用于尋找峰值的計算，這增加了被導入數字信號處理電路的數字數據的量以及計算量。特別是，當多通道引起輸入端的數量增加時，這個問題更為突出。在這個電路配置中，由于計數率是由計算的次數和數字信號處理中的時鐘所確定的，所以當數字信號處理中的步驟數量增加時該計數率就下降了。
【專利附圖】
【附圖說明】
[0005]圖1示出根據本實施例的電磁波信號處理器；
[0006]圖2示出圖1中所示的信號處理單元的框圖配置；
[0007]圖3示出多級存儲器電路以及連接至信號處理單元的信號源和外部電路的詳細的示例性配置；
[0008]圖4示出信號處理單元中執行的信號處理的時序圖；
[0009]圖5示意性地示出峰值頻率分布的示例；
[0010]圖6示出根據本實施例的信號處理流程；和
[0011]圖7示出根據本發明的本實施例的計算機斷層成像系統。
【具體實施方式】
[0012]根據一個實施例，提供了電磁波信號處理器，配置為處理對應于電磁波的輸入脈沖信號，該電磁波信號處理器包括至少一個信號處理單元，且該信號處理單元包括峰值檢測電路、AD轉換器、存儲器設備、和寫電路。
[0013]峰值檢測電路檢測輸入脈沖信號的每一個幅值的峰值。
[0014]AD轉換器將該峰值轉換為數字信號。
[0015]存儲器設備包括多個存儲單元，每一個存儲單元具有根據能由峰值的數字信號所采用的每一個值而分配的地址，且每一個存儲單元能具有表示峰值的檢測頻率的多個內部狀態中的任一個且能在該多個內部狀態之間變化。
[0016]寫電路改變存儲單元中的內部狀態，其中該存儲單元具有與由AD轉換器所轉換的每一個數字信號的值對應的地址，從而增加由該內部狀態所表示的檢測頻率。
[0017]下文將參考附圖描述本發明的實施例。
[0018]圖1是示出根據本實施例的電磁波信號處理器的框圖。
[0019]圖1的電磁波信號處理器包括對應于不同信號源而布置的多個信號處理單兀11。每一個信號處理單元11創建從與之對應的信號源輸出的模擬脈沖的峰值頻率分布。
[0020]每個信號源是用于諸如X-射線和光之類的電磁波的檢測器。每個信號源對應于不同像素之一。基于由信號處理單元11創建的頻率分布來確定像素值，且這些像素值被布置為創建一圖像。當使用X-射線檢測器作為信號源時，可基于由X-射線檢測器所檢測到的X-射線能量來創建CT圖像。
[0021]可由一個芯片配置每一個信號處理單元11，或芯片可包括多個信號處理單元。
[0022]圖2是圖1中所示的信號處理單元的框圖。由于圖1的電磁波信號處理器中所包括的信號處理單元各自具有相同配置，圖2僅示出單個信號處理單元的配置。此外，圖4示出信號處理單元11中執行的信號處理的時序圖。
[0023]信號處理單元11包括波形整形電路21、峰值檢測/保持電路22、脈沖高度辨別單元23、和讀電路24。脈沖高度辨別單元23包括AD轉換器31和多級存儲器電路32。
[0024]波形整形電路21將來自信號源的模擬脈沖輸入整形為任何脈沖形式，該模擬脈沖輸入是執行脈沖高度分析的受試者。在下一級，由峰值檢測/保持電路22接收經波形整形的脈沖。圖4(A)示出來自信號源的模擬脈沖輸入的示例。此外，圖4(B)示出通過對模擬脈沖執行波形整形所獲得的脈沖的示例。在圖4(B)的示例中，執行波形整形從而拉長該模擬脈沖。
[0025]峰值檢測/保持電路22檢測來自波形整形電路21的脈沖輸入的幅值的峰值，并保持這些峰值的信號。在檢測到峰值的時間點處，峰值檢測/保持電路22進一步向AD轉換器31輸出峰值檢測信號。可由模擬電路配置峰值檢測/保持電路22，使用例如比較器、電流源、電容器、開關等。圖4(C)示出由峰值檢測/保持電路22所保持的峰值的信號的示例。此外，圖4(D)示出峰值檢測信號的示例。
[0026]注意，可在峰值檢測/保持電路22和波形整形電路21之間設置諸如極點(pole)補償電路之類的濾波電路。在這個情況下，可將通過對來自波形整形電路21的輸出進行濾波而獲得的信號輸入至峰值檢測/保持電路22。
[0027]在下一級，由峰值檢測/保持電路22所保持的峰值的信號經受由AD轉換器31進行的AD轉換。一旦從峰值檢測/保持電路22處接收到峰值檢測信號，AD轉換器31對由峰值檢測/保持電路22所保持的峰值的信號執行AD轉換，并將峰值的數字信號輸出至多級存儲器電路32。圖4(E)示出從AD轉換器輸出的數字信號的示例。
[0028]多級存儲器電路32包括具有多個存儲單元的存儲設備。存儲單元各自具有根據峰值的數字信號可采用的每一個值而分配的地址。
[0029]進一步，每一個存儲單元可具有多個內部狀態中的任一個。該多個內部狀態分別表示峰值的檢測頻率。例如，多個內部狀態分別對應于零和上限值范圍內的整數。通過如下所述從寫電路33做出的寫入，每一個存儲單元內的內部狀態做出轉變(被改變)。
[0030]多級存儲器電路32訪問具有對應于峰值的每一個數字信號的值的地址的存儲單元，且改變該存儲單元內的內部狀態，從而將由該內部狀態所表示的檢測頻率的值增加一。通過在每次檢測到峰值時重復這樣的過程，可基于存儲單元內的內部狀態來獲得表示峰值的頻率的峰值頻率分布。下文中，將詳細描述多級存儲器電路32。
[0031]圖3示出信號處理單元11內所包括的多級存儲器電路32的特定配置示例、連接至信號處理單元的信號源51、和外部電路(操作電路)61。
[0032]多級存儲器電路32包括行解碼器35、列解碼器36、多級存儲單元陣列(存儲設備)34、與電路33、行多路復用器37、和列多路復用器38。
[0033]多級存儲單元陣列34具有以矩陣圖案布置的多個存儲單元。向每一個存儲單元分配地址，該地址具有峰值可采用的值中的一個。地址包括行地址和列地址。
[0034]存儲單元是模擬存儲單元、或可將值保持為數字值的存儲單元。每一個存儲單元具有多個內部狀態，每一個內部狀態表示例如零和上限值范圍內的整數。可通過使用例如電容器、或下一代非易失性存儲器(諸如NAND閃存、MRAM、或ReRAM)來配置這樣的存儲單
J Li ο
[0035]在本實施例中，將電容器假設為存儲單元。在使用電容器的情況下，通過每次訪問存儲器時將特定量的電荷寫入電容器來改變電容器的電位(內部狀態)。可基于電位來標識訪問的次數(頻率)。使用MRAM時，通過改變其磁阻(內部狀態)，可存儲訪問的次數。
[0036]行解碼器35接收從AD轉換器31輸出的經AD轉換的值的上側上的預訂數量的比特(上比特)，且基于上比特標識將要訪問的存儲單元的行地址。列解碼器36接收從AD轉換器輸出的經AD轉換的值的其余的下比特，且基于這些下比特標識將要訪問的存儲器地址的列地址。
[0037]作為可選配置，可使用如下配置:列解碼器36基于上比特來標識列地址，且行解碼器35基于下比特來標識行地址。
[0038]訪問具有由行解碼器35和列解碼器36所標識的行地址和列地址的存儲單元。
[0039]可由AD轉換器執行或在多級存儲單元電路34中執行將經AD轉換的值分為上比特和下比特的過程。圖3中所示的配置示例示出了其中由AD轉換器31執行該過程的情況。圖4(F)和圖4(G)分別示出經AD轉換的值中的上比特和下比特的信號的示例。
[0040]寫電路33將特定量的電荷寫入由行解碼器35和列解碼器36所標識的存儲單元。圖4(1)示出寫電路33的輸出信號的示例。在每次寫入電荷時，使存儲單元的保持值(電壓)增加一特定值。圖4(J)示出由存儲單元保持的電壓的示例。通過從寫入電路33做出寫入，改變存儲單元中的內部狀態，例如從而增加一。通過重復此舉，可獲得形式為存儲單元內一組內部狀態的峰值頻率分布(脈沖高度頻率分布)。
[0041]作為變型，可構想一配置，其中每當存儲單元被訪問多次(N次)時就改變存儲單元中的內部狀態。在這個配置中，每個內部狀態表示特定范圍的值。需要將存儲訪問次數(高達N次)的電路提供至每一個存儲單元。根據這個方法，盡管所計算的頻率可能具有一定的誤差，但是即使在其中存儲單元可采用的內部狀態的數量較小的情況下也可存儲高頻。
[0042]根據從外部操作電路61給出的讀取信號，行多路復用器37和列多路復用器38指定行地址和列地址。讀電路24從對應于所指定的行地址和列地址的存儲單元中讀出該存儲單元中的內部狀態的值。讀電路24將從該存儲單元讀出的內部狀態的值輸出至外部操作電路61。
[0043]例如，由FPGA、處理器等來配置操作電路61。從測量開始起在給定的測量時間之后，操作電路61輸出該讀取信號，以便通過讀電路24順序地讀取存儲單元組中的內部狀態。外部操作電路61事先被提供有關存儲器地址和峰值之間的關聯的信息、以及有關內部狀態和頻率(訪問次數)之間的關聯的信息。基于這些件信息，外部操作電路61將存儲單元中的內部狀態的值轉換為峰值頻率分布。圖5示出峰值頻率分布的圖像。可為圖1的每一個信號處理單元獲取這樣的頻率分布。
[0044]外部操作電路61基于峰值頻率分布來確定與每一個信號處理單兀對應的像素的像素值(如，強度值)。然后，布置像素值來獲得一圖像(如，CT圖像)。
[0045]圖6示出根據本發明實施例的信號處理流程。
[0046]在任何時間點開始測量。從信號源51將模擬脈沖輸入至波形整形電路21 (All)。
[0047]在下一級，波形整形電路21對所輸入的模擬脈沖執行波形整形并且將其輸出至峰值檢測/保持電路22 (Al2)。
[0048]峰值檢測/保持電路22檢測由波形整形電路21所整形的信號的峰值，并保持所檢測的峰值信號的值(A13)。
[0049]AD轉換器對由峰值檢測/保持電路22所保持的峰值信號的值執行AD轉換(A14)。
[0050]多級存儲器電路32基于經AD轉換的值的位串中的上比特和下比特，由行解碼器35和列解碼器36來標識將要訪問的存儲器地址(行地址和列地址)(A15)。由多級存儲器電路32進行的地址標識觸發寫電路33來輸出放電信號。
[0051]峰值檢測/保持電路22基于從寫電路33輸出的放電信號來重置(放電)保持值(A17)。這使得峰值檢測/保持電路22來準備下一個模擬脈沖輸入。
[0052]進一步，寫電路33訪問與步驟A15中標識的存儲器地址對應的存儲單元，并改變該存儲單元的內部狀態從而增加一(A16)。
[0053]寫電路33或控制電路(未示出)用定時器來確定是否已經從測量開始經過了給定的測量時間(A18)。重復從模擬脈沖輸入到寫存儲單元的過程(All到A17)直到經過了給定的測量時間。
[0054]當經過了給定的測量時間時，讀電路24讀取存儲單元的內部狀態并將內部狀態輸出至外部操作電路61 (A19)。外部操作電路61從由讀電路24讀取的存儲單元的一組內部狀態值中獲得峰值頻率分布。
[0055]如上所述，根據本實施例，由峰值檢測/保持電路22所檢測到的峰值信號的值經受AD轉換，且改變具有對應于峰值的數字信號的每一個的值的地址的存儲單元的內部狀態來增加一。通過重復此舉，可獲得存儲單元內的一組內部狀態作為峰值頻率分布。作為結果，無需數字電路(數字操作處理)，這因此可做出較小的電路面積且可做出較高的計數率。進一步，還無需應該為數字操作保持的數據，這可使得存儲容量較小。因此，在本實施例中，可避免計數率低下和電路大小增加。
[0056]圖7示出計算機斷層(CT)成像系統作為根據本發明的實施例的電磁波成像設備。這個CT系統包括X-射線發生器(電磁波生成器)200、和輻射檢測器(電磁波檢測器)300。
[0057]輻射檢測器300包括閃爍體陣列310、雪崩光電二極管(APD)陣列面板320、和電路陣列330。
[0058]電路陣列330包括根據本實施例的電磁波信號處理器和操作電路。操作設備可與電路陣列330分離且分別提供作為單獨設備。電路陣列330包括各自對應于APD陣列面板320的APD的信號處理單元。一對閃爍體和APD對應于圖3中所示的信號源51。
[0059]躺在桌子500上的受試者400由來自X射線生成器200的X射線所照射，且通過受試者400將被衰減的X射線進入輻射檢測器300的閃爍體陣列310。閃爍體內生成的光子與進入X射線的能量成比例。由Aro陣列面板320的Aro測量所生成的光子。由Aro測量的電流的模擬脈沖被輸入對應于APD的信號處理單元。該信號處理單元執行上述過程并將存儲單元的一組內部狀態上的信息輸出至操作電路。操作電路基于從每一個信號處理單元輸出的存儲單元的一組內部狀態的信息來創建每一個像素的峰值頻率分布。基于該峰值頻率分布來確定像素值，且通過布置像素值來獲得CT圖像(X射線圖像)。
[0060]盡管描述了特定實施例，但這些實施例只是作為示例呈現，并且不旨在限制本發明的范圍。實際上，在本文中所描述的新穎實施例可以各種其他形式體現，此外，可作出以本文中所描述的實施例的形式的各種省略、替換和改變而不背離本發明的精神。所附權利要求書及其等效方案旨在覆蓋將落入本發明的范圍和精神內的這些形式或修改。
【權利要求】
1.一種電磁波信號處理器,配置為處理對應于電磁波的輸入脈沖信號，所述電磁波信號處理器包括至少一個信號處理單元， 所述信號處理單元包括: 峰值檢測電路，來檢測所述輸入脈沖信號的每一個幅值的峰值； AD轉換器，將所述峰值轉換為數字信號； 存儲器設備，包括多個存儲單元，每一個存儲單元具有根據能由所述峰值的數字信號所采用的每一個值而分配的地址，且每一個存儲單元能具有表示所述峰值的檢測頻率的多個內部狀態中的任一個且能在所述多個內部狀態之間變化；和 寫電路，改變所述存儲單元中的內部狀態，其中所述存儲單元具有與由AD轉換器所轉換的數字信號的值對應的地址，從而增加由所述內部狀態所表示的檢測頻率。
2.如權利要求1所述的電磁波信號處理器，其特征在于，包括多個信號處理單元。
3.如權利要求1或2所述的電磁波信號處理器，其特征在于，所述信號處理單元包括讀電路，來讀取關于所述存儲單元中的內部狀態的信息。
4.如權利要求1到3中任一項所述的電磁波信號處理器，其特征在于，所述寫電路通過向所述存儲單元寫入特定量的電荷來改變所述存儲單元中的內部狀態。
5.如權利要求1到4中任一項所述的電磁波信號處理器,其特征在于， 基于行地址和列地址來標識存儲單元， 所述信號處理單元包括解碼單元以基于所述數字信號的上比特來確定行地址和列地址中的一項且基于所述數字信號的下比特來確定行地址和列地址中的另一項，且 所述寫電路改變具有由所述解碼單元標識的所述行地址和所述列地址的存儲單元中的內部狀態。
6.如權利要求1到5中任一項所述的電磁波信號處理器，其特征在于，所述峰值檢測電路接收檢測電磁波來輸出電流脈沖信號的信號源的輸出信號作為輸入脈沖信號。
7.如權利要求6所述的電磁波信號處理器，其特征在于，所述信號處理單元還包括波形整形電路，用于對所述信號源的輸出信號執行波形整形，且 所述峰值檢測電路接收所述波形整形電路的輸出信號作為所述輸入脈沖信號。
8.—種電磁波檢測器,包括: 多個信號源，每一個信號源檢測電磁波來輸出電流脈沖信號；和電磁波信號處理器，包括多個信號處理單元，每一個信號處理單元處理從所述信號源的每一個輸出的脈沖信號， 每一個信號處理單兀包括: 峰值檢測電路，來檢測來自每一個信號源的脈沖信號輸出的每一個幅值的峰值； AD轉換器，將所述峰值轉換為數字信號； 存儲器設備，包括多個存儲單元，每一個存儲單元具有根據能由所述峰值的數字信號所采用的每一個值而分配的地址，且每一個存儲單元能具有表示所述峰值的檢測頻率的多個內部狀態中的任一個且能在所述多個內部狀態之間變化；和 寫電路，改變所述存儲單元中的內部狀態，其中所述存儲單元具有與由AD轉換器所轉換的數字信號的值對應的地址，從而增加由所述內部狀態所表示的檢測頻率。
【文檔編號】A61B6/03GK104224209SQ201410257966
【公開日】2014年12月24日 申請日期:2014年6月11日 優先權日:2013年6月14日
【發明者】木村俊介, 舟木英之 申請人:株式會社東芝