專利名稱：顯示驅動電路及其測試方法
技術領域：
本發明涉及一種顯示驅動電路及其測試方法，且特別涉及一種可接收外部控制信號進行測試的顯示驅動電路及其測試方法。
背景技術：
請參照圖1，為說明顯示面板140的傳統顯示驅動電路120組成的方框示意圖。 此顯示驅動電路120包括系統介面電路(System Interface Circuit) 122、存儲器控制電路(Memory Control Circuit) 124、圖像數據存儲器(Image Data Memory) 126、時序控制電路(Timing Control Circuit) 1 、鎖存電路(Latch Circuit) 130、數據線驅動電路(Data Line Driving Circuit) 132、掃描線驅動電路 Gcan Line Driving Circuit) 134與灰階電壓產生電路(Grayscale Voltage Generting Circuit) 136。系統界面電路122耦接到外部的處理器110，而數據線驅動電路132與掃描線驅動電路134則是耦接到顯示面板140。當顯示驅動電路120操作在正常操作模式(Normal Operation Mode)時，外部的處理器Iio將顯示數據經由系統介面電路122傳送給存儲器控制電路124。存儲器控制電路IM將顯示數據暫存于圖像數據存儲器126。而時序控制電路1 則是按時序對存儲器控制電路124、鎖存電路130、數據線驅動電路132、掃描線驅動電路134與灰階電壓產生電路136發出對應的控制信號。例如，時序控制電路1 經由存儲器控制電路IM將圖像數據從圖像數據存儲器126讀出，并且將圖像數據傳送到鎖存電路130。鎖存電路130依據時序控制電路1 的鎖存脈沖，將圖像數據進行閂鎖并傳送到數據線驅動電路132。而時序控制電路1 更進一步控制數據線驅動電路132與掃描線驅動電路134，用以將圖像數據傳送到顯示面板140的畫素中，據以顯示對應的圖像。對顯示驅動電路120于正常操作模式下的時序圖(Timing Diagram)，則如圖2所示。在此假設掃描線驅動電路134包含多個輸出端。例如，掃描線驅動電路134的第一輸出端Gl驅動顯示面板140的第1個掃描線，第二輸出端G2驅動顯示面板140的第二個掃
描線、第三輸出端G3驅動顯示面板140的第三個掃描線.....第N輸出端GN驅動顯示面板
140的第N個掃描線。從時序控制電路1 傳來每隔一預定時間變化的閘極位址。掃描線驅動電路Π4依據閘極位址而經由輸出端Gl GN依序驅動顯示面板140的掃描線。如圖 2的上半部所示，將一固定時間，也就是一個畫面(Frame)的時間內，分割此固定時間成N個閘驅動期間T。基于時序控制電路1 的控制，掃描線驅動電路134分別于不同的閘驅動期間T依序驅動顯示面板140的其中一條掃描線。在圖2的下半部包括(1)數據線驅動電路132內的數據線驅動器(Data Line Driver)所接收的顯示數據(Display Data) ； (2)從時序控制電路1 傳來用以控制鎖存電路130的鎖存脈沖(Latch Pulse) ； (3)從時序控制電路1 傳來每隔一預定時間變化的閘極位址(Gate Address) ； (4)從時序控制電路1 傳來每隔一預定時間變化的閘極使能信號》)0FF ； (5)從時序控制電路128傳來的控制信號)(D0NB。控制信號)(D0NB有最高優先權。當控制信號》)0NB為邏輯低電平L時，掃描線驅動電路134的所有輸出皆為一高電平的電壓VGH。在正常操作模式下，控制信號)(D0NB維持在邏輯高電平H。當閘極使能信號 XDOFF為邏輯低電平時，掃描線驅動電路134將依照時序控制電路1 所提供的閘極位址輸出高電平電壓VGH到輸出端Gl GN其中一個對應的輸出端，而對其余的輸出端則輸出低電平的電壓VGL，如圖2所示。而閘極使能信號)(D0FF為邏輯高電平時，則掃描線驅動電路 134的所有輸出皆為低電平的電壓VGL。上述電壓VGH的電平高于電壓VGL的電平。當對顯示驅動電路120進行測試操作時，顯示驅動器120操作在測試操作模式 (Test Operation Mode)，而外部的處理器110要先通過系統介面電路122與存儲器控制電路IM將測試樣式(Test Pattern)事先寫入圖像數據存儲器126。在將測試樣式寫入圖像數據存儲器126之后，時序控制電路1 接著按時序經由存儲器控制電路IM將測試樣式從圖像數據存儲器I^U賣出，并且將測試樣式經由鎖存電路130傳送到數據線驅動電路 132。時序控制電路1 依據所述測試樣式產生對應的控制信號，以控制數據線驅動電路 132與掃描線驅動電路134，并經由數據線驅動電路132與掃描線驅動電路134進行測試樣式的輸出。通過外部測試儀器量測數據線驅動電路132的輸出與掃描線驅動電路134的輸出，來判定顯示驅動器120是否通過測試。對掃描線驅動電路134的測試共有三種行為模式(1)使掃描線驅動電路134的所有輸出端Gl GN皆輸出一低電平的電壓VGL，如圖3A所示；(2)使掃描線驅動電路134 的所有輸出端Gl GN皆輸出一高電平的電壓VGH，如圖3A所示；及(3)使掃描線驅動電路134的其中一個輸出端輸出一高電平的電壓VGH，而其余輸出端輸出低電平的電壓VLG， 如圖3B所示。針對掃描線驅動電路134的測試而言，必須根據每個畫面所需顯示的固定時間 (Fixed time for one Frame)以及掃描線驅動電路1；34的輸出端數量N而決定。每個畫面的固定時間將根據掃描線驅動電路134的輸出端數量而被分割，而后依序針對掃描線驅動電路134的每一個輸出端，在每一分割的時間區間內(例如于閘驅動期間T內)進行測試。 上述對掃描線驅動電路134進行的測試包括例如判斷驅動的電壓是否足夠等等。圖式中的時間區間T則為將每個畫面所需的時間切割為N個時間區間(N個時間區間T)。對顯示驅動積體電路(Display Driver IC，即顯示驅動電路120)而言，必須依序于輸出端Gl GN 輪流輸出驅動電壓，而且在測試每一個輸出端時，都需要等待測試的結果，因此相當耗費測試的時間。在傳統的測試架構中，提出一種改善的方法，經由一個內部的振蕩器 (Oscillator)加快操作的頻率，而使測試的時間縮短。但這樣的作法，可能會因為掃描線驅動電路134原本設計的架構無法符合此加快頻率的操作，導致產生所謂的假錯誤訊息，影響測試的結果。
發明內容
本發明提供一種顯示驅動電路，用以驅動一顯示面板。上述顯示驅動電路包括一時序控制電路、一圖像數據存儲器、一數據線驅動電路以及一掃描線驅動電路。圖像數據存儲器儲存顯示數據。數據線驅動電路耦接至時序控制電路，接收顯示數據，并輸出對應顯示數據的一灰階電壓信號。掃描線驅動電路耦接至時序控制電路，于一正常操作模式下受控于該時序控制電路所產生的一第一控制信號，以及于一測試操作模式下受控于一外部測試平臺所產生的一第二控制信號，其中第二控制信號用以作為該顯示驅動電路進行測試的測試樣式。在一實施例中，上述掃描線驅動電路根據測試樣式對進行測試，包括循序地觸發該掃描線驅動電路內部多個輸出級電路；使所有輸出級電路同時輸出一第一電平電壓；以及使所有輸出級電路同時輸出一第二電平電壓，其中第一電平高于第二電平。本發明提供一種測試顯示驅動電路的方法，其中顯示驅動電路用以驅動一顯示面板。所述顯示驅動電路包括一時序控制電路、一圖像數據存儲器、一數據線驅動電路以及一掃描線驅動電路。上述測試方法包括于一測試操作模式下，由一控制信號控制掃描線驅動電路，其中控制信號是由一外部測試平臺所產生。根據控制信號的一測試樣式對掃描線驅動電路進行測試與量測。在一實施例中，上述的測試顯示驅動電路的方法中，此掃描線驅動電路根據測試樣式進行循序地觸發該掃描線驅動電路內部多個輸出級電路；使所有輸出級電路同時輸出一第一電平電壓；以及使所有輸出級電路同時輸出一第二電平電壓，其中第一電平高于第二電平。在一實施例中，上述的測試顯示驅動電路的方法中，控制信號是由外部測試平臺經由時序控制電路傳送到掃描線驅動電路。在一實施例中，上述的控制信號是由該外部測試平臺直接傳送到該掃描線驅動電路。為讓本發明的上述特征和優點能更明顯易懂，下文特舉實施例，并配合附圖作詳細說明如下。
圖1是說明顯示驅動電路組成的方框示意圖。圖2是說明對顯示驅動電路的正常操作時序圖。圖3A與IBB是分別說明對掃描線驅動電路輸出測試信號的電壓電平示意圖。圖4是說明本發明所提出顯示驅動電路組成的一實施例的方框方框示意圖。圖5是說明本發明所提出顯示驅動電路組成實施例的部分電路方框示意圖。圖6是說明運用本發明實施例所進行的掃描線驅動電路測試時序示意圖。附圖標記110:處理器120:顯示驅動電路122:系統介面電路 124:存儲器控制電路126:圖像數據存儲器 1 :時序控制電路130 鎖存電路132:數據線驅動電路134:掃描線驅動電路 136:灰階電壓產生電路140 顯示面板400:顯示驅動電路410:處理器422:系統介面電路424:存儲器控制電路 426:圖像數據存儲器428:時序控制電路430 鎖存電路432:數據線驅動電路 434:掃描線驅動電路
436 灰階電壓產生電路440 顯示面板500:顯示驅動電路532:選擇電路534 邏輯單元53 536^ 輸出級電路610、620、630 虛線框Gl GN、GDl ⑶N 輸出端 X)FF:閘極使能信號)(D0NB:控制信號
具體實施例方式請參照圖4所示，為本發明實施例所提出顯示驅動電路組成的方框示意圖。此顯示驅動電路400包括系統介面電路(System Interface Circuit) 422、存儲器控制電路 (Memory Control Circuit) 424、圖像數據存儲器(Image Data Memory) 426、時序控制電路 (Timing Control Circuit)428、鎖存電路(Latch Circuit)430、一數據線驅動電路(Data Line Driving Circuit) 432、一掃描線驅動電路(Gate Line Driving Circuit) 4；34 與灰階電壓產生電路(Grayscale Voltage Generating Circuit)4360系統界面電路422耦接到外部測試平臺的處理器410，而數據線驅動電路432與掃描線驅動電路434可以被耦接到顯示面板440或是外部測試平臺的量測儀器。此處理器410可為顯示裝置、手持式電子裝置(例如手機或個人數字助理PDA等)或其他電子裝置中的內部處理裝置。在另一實施例中，此處理器410亦可為測試裝置的處理器。當顯示驅動電路400操作在正常操作模式(Normal Operation Mode)時，外部的處理器410將顯示數據經由系統介面電路422傳送給存儲器控制電路424。存儲器控制電路4M將顯示數據暫存于圖像數據存儲器426。而時序控制電路4 則是按時序對存儲器控制電路424、鎖存電路430、數據線驅動電路432、掃描線驅動電路434與灰階電壓產生電路436發出對應的控制信號。例如，時序控制電路4 經由存儲器控制電路似4從圖像數據存儲器似6讀出圖像數據，并且將圖像數據傳送到鎖存電路430。鎖存電路430依據時序控制電路4 的鎖存脈沖，將圖像數據進行閂鎖并傳送到數據線驅動電路432。而時序控制電路4 還進一步控制數據線驅動電路432與掃描線驅動電路434，用以將圖像數據傳送到顯示面板440的畫素中，據以顯示對應的圖像。例如于正常操作模式下，掃描線驅動電路434受控于時序控制電路4 所產生的第一控制信號，以驅動顯示面板440的多條掃描線。上述時序控制電路4 所產生的控制信號以及掃描線驅動電路434的輸出可以參照圖2與相關說明。灰階電壓產生電路436產生灰階電壓給數據線驅動電路432。數據線驅動電路432接收該顯示數據，并輸出對應該顯示數據的灰階電壓信號至顯示面板440的多條數據線。當對顯示驅動電路400進行測試操作時，顯示驅動器400操作在測試操作模式 (Test Operation Mode)。在測試操作模式中，掃描線驅動電路434受控于外部測試平臺 (處理器410)所產生的第二控制信號，其中該第二控制信號用以作為顯示驅動電路400 進行測試的測試樣式。此第二控制信號包括閘極位址、閘極使能信號)(D0FF及控制信號 )(D0NB。掃描線驅動電路434所需的控制信號(測試樣式)是由外部測試平臺所產生與提 {共。在一實施例中，處理器410可以經路徑411，也就是通過系統介面電路122將第二控制信號傳送到時序控制電路428。于該正常操作模式下，時序控制電路4 選擇將時序控制電路4 本身所產生的第一控制信號傳送給掃描線驅動電路434。于該測試操作模式下，時序控制電路4 選擇將外部測試平臺(處理器410)所產生的第二控制信號傳送給掃描線驅動電路434。因此，處理器410可由系統界面電路422對時序控制電路4 寫入指令 (Write Command)，直接對掃描線驅動電路434進行測試樣式(Test Pattern)的測試。在另外一實施例中，掃描線驅動電路434可直接連接到系統介面電路422。因此， 處理器410可以通過系統介面電路422直接將外部測試平臺(處理器410)所產生的第二控制信號傳送給掃描線驅動電路434。上述處理器410若是通過系統介面電路422直接連接到時序控制電路428，而將控制指令傳送到掃描線驅動電路434，則該第二控制信號包括由處理器410對時序控制電路4 使能啟動(Activated)后進行傳送。除此之外，在另一選擇實施例中，掃描線驅動電路434還可直接耦合到外部測試平臺(處理器410)。處理器410還可直接經由一數據直接傳輸路徑413，直接將對掃描線驅動電路434進行測試的測試樣式(Test Pattern)傳送到掃描線驅動電路434。當顯示驅動電路400操作在測試操作模式時，掃描線驅動電路434是受控于外部處理器410所產生的控制信號，而非受控于時序控制電路428。在測試操作模式中，處理器 410將直接傳送測試樣式(Test I^attern)給掃描線驅動電路434，以進行測試。在一實施例中，對掃描線驅動電路434所進行的測試樣式(Test Pattern)，包括(1)循序地觸發掃描線驅動電路434內部多個輸出級電路，使其中一個輸出級電路輸出一第一電平(例如高電平電壓VGH)，而其余輸出級電路皆輸出一第二電平(例如低電平電壓VGL) ； (2)使全部輸出級電路同時輸出第一電平；以及(3)使全部輸出級電路同時輸出第二電平。請參照圖5，為本發明另一實施例所提出顯示驅動電路500組成的部分電路方框示意圖。在此顯示驅動電路500中，外部測試平臺的處理器410可直接連接到掃描線驅動電路434，或是通過系統介面電路422連接到掃描線驅動電路434，或是通過系統介面電路422 與時序控制電路4 連接到掃描線驅動電路434。如圖5所示，處理器410與時序控制電路4 分別連接到掃描線驅動電路434。在此掃描線驅動電路434中包括一選擇電路532、 邏輯單元(Logic unit) 534、以及多個輸出級電路(Output Stage Circuit) 536^536^...、 536N_i。這些輸出級電路53^- 536^的輸出端作為掃描線驅動電路434的輸出端⑶1、 GD2、GD3、· · . ,GDN0選擇電路532具有第一輸入端、第二輸入端與輸出端。選擇電路532的第一輸入端接收時序控制電路4 所產生的第一控制信號。選擇電路532的第二輸入端接收外部測試平臺的處理器410所產生的第二控制信號。于正常操作模式下，選擇電路532的輸出端輸出時序控制電路4 所產生的第一控制信號給邏輯單元534。于測試操作模式下，選擇電路 532的輸出端輸出處理器410所產生的第二控制信號給邏輯單元534。選擇電路532用以切換選擇由處理器410或是時序控制電路4 取得閘極控制信號(Gate Control Signals)。邏輯單元534耦接于選擇電路532的輸出端以及該些輸出級電路53 536^之間。邏輯單元534依據選擇電路532的輸出而選擇性地觸發這些輸出級電路53 536吣。 經過邏輯單元534的判斷后，經由輸出級電路(Output Stage Circuit) 5360 536^輸出對應的測試樣式以進行測試與量測。請參照圖6，為說明運用本發明實施例所進行的掃描線驅動電路測試時序示意圖。 在此實施例中，數據線驅動電路432接收由時序控制電路4 依序控制輸出的顯示數據；而掃描線驅動電路434則接收由處理器410直接傳來的測試樣式(控制信號)，以便迅速地完成測試的項目。 請參照圖6，對掃描線驅動電路434所進行的測試樣式(Test Pattern)，例如包括 (1)循序地觸發掃描線驅動電路434內部多個輸出級電路53 536N_i，也就是使輸出級電路53 536N_i —個一個地循序輸出高電平電壓VGH到掃描線驅動電路434的輸出端 GDl GDN，而其他的輸出級電路則皆輸出低電平電壓VGL，以進行掃描線驅動電路434的測試，如圖6中虛線框610所示。(2)使該些輸出級電路53 536N_i同時輸出第一電平電壓(例如高電平電壓VGH)至掃描線驅動電路434的輸出端OTl ⑶N，如圖6中虛線框 620所示。(3)使該些輸出級電路53^- 536^同時輸出第二電平電壓(例如低電平電壓 VGL)至掃描線驅動電路434的輸出端OTl ⑶N，如圖6中虛線框630所示。于測試操作模式中，傳統顯示驅動電路120是由時序控制電路1 產生測試控制信號給掃描線驅動電路134。時序控制電路1 為了配合對數據線驅動電路432的操作，必須將每一畫面的固定時間切割成多個分割時間區間T，而依序對每一個掃描線驅動電路在對應的分割時間區間內進行測試。上述依序進行測試的傳統操作，將造成時間上的延遲，無法有效改善測試的效率。為了增加對掃描線驅動電路進行測試的效率，本實施例所提出的架構，測試掃描線驅動電路434所需的控制信號將由外部測試平臺所產生與提供。因此在測試掃描線驅動電路434時，不需要配合或等待時序控制電路4 對數據線驅動電路432的操作，便可以更快速、更有效率地測試掃描線驅動電路434。在一實施例中，處理器410可經由系統界面電路422對時序控制電路4 寫入指令(Write Command)，直接對掃描線驅動電路進行測試樣式(Test Pattern)的測試。在另外一實施例中，處理器410可經由系統界面電路422，直接將測試樣式傳送到掃描線驅動電路434，以對掃描線驅動電路434進行測試，而不管由時序控制電路4 原先預定的分割時間區間內的測試操作順序，也不管數據線驅動電路432的操作時序，如圖6所示。因此，上述諸實施例可降低顯示驅動電路400的測試時間。雖然本發明已以實施例揭示如上，然其并非用以限定本發明，任何所屬技術領域中的普通技術人員，當可作些許的更動與潤飾，而不脫離本發明的精神和范圍。
權利要求
1.一種顯示驅動電路，用以驅動一顯示面板，其中該顯示驅動電路包括一時序控制電路；一圖像數據存儲器，儲存顯示數據；一數據線驅動電路，耦接至該時序控制電路，接收該顯示數據，并輸出對應該顯示數據的一灰階電壓信號；以及一掃描線驅動電路，耦接至該時序控制電路，于一正常操作模式下受控于該時序控制電路所產生的一第一控制信號，以及于一測試操作模式下受控于一外部測試平臺所產生的一第二控制信號，其中該第二控制信號用以作為該顯示驅動電路進行測試的測試樣式。
2.根據權利要求1所述的顯示驅動電路，其中該掃描線驅動電路根據該測試樣式進行測試，包括循序地觸發該掃描線驅動電路內部多個輸出級電路；使該些輸出級電路同時輸出一第一電平電壓；以及使該些輸出級電路同時輸出一第二電平電壓，其中該第一電平高于該第二電平。
3.根據權利要求1所述的顯示驅動電路，其中還包括一灰階電壓產生電路，用以產生一灰階電壓，并提供給該數據線驅動電路，以產生該灰階電壓信號。
4.根據權利要求1所述的顯示驅動電路，其中該第二控制信號是來自該外部測試平臺的一處理器。
5.根據權利要求4所述的顯示驅動電路，其中該處理器為一顯示裝置、一手持式電子裝置或一測試裝置的處理單元。
6.根據權利要求1所述的顯示驅動電路，其中該掃描線驅動電路包括一選擇電路，具有一第一輸入端、一第二輸入端與一輸出端，該選擇電路的第一輸入端接收該時序控制電路所產生的該第一控制信號，該選擇電路的第二輸入端接收該外部測試平臺所產生的該第二控制信號，其中于該正常操作模式下該選擇電路的輸出端輸出該第一控制信號，而于該測試操作模式下該選擇電路的輸出端輸出該第二控制信號；多個輸出級電路，該些輸出級電路的輸出端作為該掃描線驅動電路的輸出端；以及一邏輯單元，耦接于該選擇電路的輸出端以及該些輸出級電路之間，該邏輯單元依據該選擇電路的輸出而選擇性地觸發該些輸出級電路。
7.根據權利要求6所述的顯示驅動電路，其中該選擇電路的第二輸入端直接接收該外部測試平臺所產生的該第二控制信號。
8.根據權利要求6所述的顯示驅動電路，其中該選擇電路的第二輸入端經由該時序控制電路接收該外部測試平臺所產生的該第二控制信號。
9.根據權利要求1所述的顯示驅動電路，其中于該正常操作模式下，該時序控制電路選擇將該第一控制信號傳送給該掃描線驅動電路；以及于該測試操作模式下，該時序控制電路選擇將該第二控制信號傳送給該掃描線驅動電路。
10.一種測試顯示驅動電路的方法，其中該顯示驅動電路用以驅動一顯示面板，該顯示驅動電路包括一時序控制電路、一圖像數據存儲器、一數據線驅動電路以及一掃描線驅動電路，該測試顯示驅動電路的方法包括于一測試操作模式下，由一控制信號控制該掃描線驅動電路，其中該控制信號是由一外部測試平臺所產生；以及根據該控制信號的一測試樣式對該掃描線驅動電路進行測試與量測。
11.根據權利要求10所述的測試顯示驅動電路的方法，其中該掃描線驅動電路根據該測試樣式進行循序地觸發該掃描線驅動電路內部多個輸出級電路；使該些輸出級電路同時輸出一第一電平電壓；以及使該些輸出級電路同時輸出一第二電平電壓，其中該第一電平高于該第二電平。
12.根據權利要求10所述的測試顯示驅動電路的方法，其中該控制信號是由該外部測試平臺經由該時序控制電路傳送到該掃描線驅動電路。
13.根據權利要求10所述的測試顯示驅動電路的方法，其中該控制信號是由該外部測試平臺直接傳送到該掃描線驅動電路。
全文摘要
本發明提供一種顯示驅動電路及其測試方法。所述顯示驅動電路包括一時序控制電路、一圖像數據存儲器、一數據線驅動電路以及一掃描線驅動電路。上述測試方法包括于一測試操作模式下，由一控制信號控制掃描線驅動電路，其中控制信號是一外部測試平臺所產生。根據控制信號的一測試樣式對掃描線驅動電路進行測試與量測。因此在測試掃描線驅動電路時，不需要配合或等待時序控制電路對數據線驅動電路的操作，便可以更快速、更有效率地測試掃描線驅動電路。
文檔編號G09G3/20GK102467864SQ201110140340
公開日2012年5月23日 申請日期2011年5月27日 優先權日2010年11月11日
發明者楊行健 申請人:聯詠科技股份有限公司