基于CMOSGOA的測試電路的制作方法

本發明涉及GOA電路設計領域，具體地說，涉及基于CMOS GOA的輸出測試電路設計。

背景技術：

近年來，隨著薄型化的顯示趨勢，液晶顯示器(LCD)、有機發光二極管(OLED)顯示器等已廣泛應用于各種電子產品(例如，手機、筆記本計算機、電視機等)中。

陣列基板柵極驅動(Gate Driver On Array，GOA)技術是利用現有薄膜晶體管液晶顯示器陣列制程將柵極驅動電路直接制作在陣列基板上以實現對柵極逐行掃描的驅動方式的一項技術。該技術的應用可直接將柵極驅動電路制作在面板周圍，從而減少了制作程序，降低了產品成本，并且提高面板集成度，使得面板更薄型化。

在目前的GOA電路設計中，為了檢測GOA工作情況，通常使用測試電路來監控GOA電路的第一級級傳信號和最后一級級傳信號。

圖1示出常見的LCD的陣列基板架構。通常，通過測試電路設計和走線在陣列測試(Array Test)、液晶核測試(Cell Test)和柔性電路板(FPC)等設計階段監控GOA電路的第一級級傳信號和最后一級級傳信號。根據監控的GOA電路的第一級級傳信號和最后一級級傳信號，推算GOA的工作情況，從而更好地進行對產品的良率把控和問題解析等。

圖2示出傳統的CMOS GOA電路的在面板中的級聯電路圖。參照圖2，STV表示起始觸發信號，U2D表示從上向下掃描控制信號(即，正向掃描控制信號)，D2U表示從下向上掃描控制信號(即，反向掃描控制信號)、Reset表示重置信號、CK1和CK3表示時鐘信號，VGH表示高電平信號、VGL表示低電平信號。根據圖2的級聯電路，當CMOS GOA正向掃描時，可輸出最后一級(即，第2n-1級)級傳信號作為測試輸出信號(VT)。然而，當CMOS GOA反向掃描時，無法輸出最后一級(即，第1級)級傳信號作為測試輸出信號(VT)。因此，這樣的測試電路存在當CMOS GOA反向掃描時無法測試出最后一級級傳信號的缺陷。

因此，需要一種能夠有效地監控CMOS GOA的第一級級傳信號和最后一級級傳信號兩者的測試電路。

技術實現要素：

提供本發明主要在于至少解決上述問題及缺陷，并至少提供下述優點。

根據本發明的一方面，提供了一種基于CMOS GOA的測試電路，包括：第一PMOS晶體管；第二PMOS晶體管；第一NMOS晶體管；第二NMOS晶體管；反相器，其中，第一PMOS晶體管的柵極與CMOS GOA的第一級傳信號端連接，第二PMOS晶體管的柵極與CMOS GOA的第n級傳信號端連接，第一PMOS晶體管的第一端與高電平連接，第一PMOS晶體管的第二端與第二PMOS晶體管的第一端連接，第二PMOS晶體管的第二端與反相器的輸入端連接，其中，n為級傳信號的總數量，其中，第一NMOS晶體管的柵極與CMOS GOA的第一級傳信號端連接，第二NMOS晶體管的柵極與CMOS GOA的第n級傳信號端連接，第一NMOS晶體管的第一端和第二NMOS晶體管的第一端與反相器的輸入端連接，第一NMOS晶體管的第二端和第二NMOS晶體管的第二端與低電平連接。

當CMOS GOA正向掃描時，第一級傳信號端可輸出第一級級傳信號，第n級傳信號端可輸出最后一級級傳信號，其中，當CMOS GOA反向掃描時，第一級傳信號端可輸出最后一級級傳信號，第n級傳信號端可輸出第一級級傳信號。

反相器的輸出端可輸出包括第一級傳信號端和第n級傳信號端兩者的信號的測試輸出信號。

在另一示例中，所述測試電路還包括第三NMOS晶體管；第四NMOS晶體管，其中，在第一NMOS晶體管的第一端和第二NMOS晶體管的第一端與反相器的輸入端之間分別連接第三NMOS晶體管和第四NMOS晶體管，其中，第三NMOS晶體管的柵極與第一掃描方向控制端連接，第四NMOS晶體管的柵極與第二掃描方向控制端連接，第三NMOS晶體管的第一端和第四NMOS晶體管的第一端與反相器的輸入端連接，第三NMOS晶體管的第二端與第一NMOS晶體管的第一端連接，第四NMOS晶體管的第二端與第二NMOS晶體管的第一端連接。

在另一示例中，當CMOS GOA正向掃描時，第一級傳信號端可輸出第一級級傳信號，第n級傳信號端可輸出最后一級級傳信號，其中，當CMOS GOA反向掃描時，第一級傳信號端可輸出最后一級級傳信號，第n級傳信號端可輸出第一級級傳信號。

在另一示例中，當CMOS GOA正向掃描時，第一掃描方向控制端輸出低電平，第二掃描方向控制端輸出高電平，其中，當CMOS GOA反向掃描時，第一掃描方向控制端輸出高電平，第二掃描方向控制端輸出低電平。

在另一示例中，當CMOS GOA正向掃描時，反相器的輸出端輸出包括第n級傳信號端的信號的測試輸出信號，其中，當CMOS GOA反向掃描時，反相器的輸出端輸出包括第一級傳信號端的信號的測試輸出信號。

根據本發明的基于CMOS GOA的測試電路無需增加新的控制信號，也無需開發新款IC，只需要在陣列基板設計時增加少量的薄膜晶體管就可以實現對CMOS GOA電路的第一級級傳信號和最后一級級傳信號兩者的實時監控或者對CMOS GOA電路的最后一級級傳信號的實時監控。

附圖說明

從以下結合附圖的詳細描述，本發明的各種實施例的上述和其他的方面、特征和優點將更加明顯，其中：

圖1示出常見的LCD的陣列基板架構；

圖2是傳統的CMOS GOA電路的在面板中的級聯電路圖；

圖3是根據本發明的實施例的基于CMOS GOA的測試電路的電路圖；

圖4是圖3的基于CMOS GOA的測試電路的測試信號輸出時序圖；

圖5是根據本發明的另一實施例的基于CMOS GOA的測試電路的電路圖；

圖6是當CMOS GOA正向掃描時圖5的基于CMOS GOA的測試電路的測試信號輸出時序圖；

圖7是當CMOS GOA反向掃描時圖5的基于CMOS GOA的測試電路的測試信號輸出時序圖。

具體實施方式

以下，參照附圖來詳細描述示例性實施例以使本領域的普通技術人員更易于理解。目前聲明于此的發明的示例性實施例實際上可包含各種形式，并不局限于顯示和描述于此的示例。當包括已知結構和功能可能使得本領域普通技術人員對本發明不能清楚理解時，為了清晰，對公知的結構和功能的描述可被省略，并且在整個描述中，相同的標號表示相同的元件。

圖3是根據本發明的實施例的基于CMOS GOA的測試電路的電路圖。

參照圖3，根據本發明的實施例的基于CMOS GOA的測試電路300包括第一PMOS晶體管301、第二PMOS晶體管302、第一NMOS晶體管303、第二NMOS晶體管304、反相器305。

根據本發明的實施例的基于CMOS GOA的測試電路300可對CMOS GOA電路的第一級級傳信號和最后一級級傳信號進行監控。這里，為了便于描述，級傳信號的總數量為n，最后一級級傳信號則為第n級傳信號。

具體地說，第一PMOS晶體管301的柵極G301與CMOS GOA電路的第一級傳信號端ST(1)連接，第一PMOS晶體管301的第一端301-1與高電平VGH連接，第一PMOS晶體管301的第二端301-2與第二PMOS晶體管302的第一端302-1連接。

第二PMOS晶體管302的柵極G302與CMOS GOA電路的第n級傳信號端ST(n)連接。第二PMOS晶體管302的第二端302-2與反相器305的輸入端IN連接。

第一NMOS晶體管303的柵極G303與CMOS GOA的第一級傳信號端ST(1)連接，第一NMOS晶體管303的第一端303-1與反相器305的輸入端IN連接，第一NMOS晶體管303的第二端303-2與低電平VGL連接。

第二NMOS晶體管304的柵極G304與CMOS GOA電路的第n級傳信號端ST(n)連接，第二NMOS晶體管304的第一端304-1與反相器305的輸入端IN連接，第二NMOS晶體管304的第二端304-2與低電平VGL連接。

根據本發明的實施例的基于CMOS GOA的測試電路300可通過反相器305的輸出端OUT輸出測試輸出信號VT，其中，測試輸出信號VT可包括第一級傳信號端ST(1)的信號和第n級傳信號端ST(n)的信號兩者。

具體地說，根據CMOS GOA的電路，當CMOS GOA正向掃描(即，從上到下掃描)時，第一級傳信號端ST(1)輸出第一級級傳信號，第n級傳信號端端ST(n)輸出最后一級級傳信號。當CMOS GOA反向掃描(即，從下到上掃描)時，第一級傳信號端ST(1)輸出最后一級級傳信號，第n級傳信號端ST(n)輸出第一級級傳信號。

因此，無論CMOS GOA正向掃描還是反向掃描，根據本發明的實施例的基于CMOS GOA的測試電路300都可以輸出包括第一級級傳信號和最后一級級傳信號的測試輸出結果。

圖4是圖3的基于CMOS GOA的測試電路的測試信號輸出時序圖。

參照圖4，當第一級傳信號端ST(1)輸出高電平，第n級傳信號端端ST(n)輸出低電平時，第一PMOS晶體管301截止，第二PMOS晶體管302導通，第一NMOS晶體管303導通，第二NMOS晶體管304截止，因此，反相器305的輸入端IN輸入低電平，并且反相器305的輸出端OUT輸出高電平。

當第一級傳信號端ST(1)輸出高電平，第n級傳信號端端ST(n)輸出高電平時，第一PMOS晶體管301截止，第二PMOS晶體管302截止，第一NMOS晶體管303導通，第二NMOS晶體管304導通，因此，反相器305的輸入端IN輸入低電平，并且反相器305的輸出端OUT輸出高電平。

當第一級傳信號端ST(1)輸出低電平，第n級傳信號端端ST(n)輸出高電平時，第一PMOS晶體管301導通，第二PMOS晶體管302截止，第一NMOS晶體管303截止，第二NMOS晶體管304導通，因此，反相器305的輸入端IN輸入低電平，并且反相器305的輸出端OUT輸出高電平。

當第一級傳信號端ST(1)輸出低電平，第n級傳信號端端ST(n)輸出低電平時，第一PMOS晶體管301導通，第二PMOS晶體管302導通，第一NMOS晶體管303截止，第二NMOS晶體管304截止，因此，反相器305的輸入端IN輸入高電平，并且反相器305的輸出端OUT輸出低電平。

可見，第一PMOS晶體管301、第二PMOS晶體管302、第一NMOS晶體管303、第二NMOS晶體管304的連接結構相當于一個或非門。也就是說，根據本發明的實施例的基于CMOS GOA的測試電路300通過一個或非門和一個反相器實現了同時對CMOS GOA電路的第一級級傳信號和最后一級級傳信號進行監控的功能。

可見，根據本發明的實施例的基于CMOS GOA的測試電路300無需增加新的控制信號，也無需開發新款IC，只需要在陣列基板設計時增加少量的薄膜晶體管就可以實現對CMOS GOA電路的第一級級傳信號和最后一級級傳信號的實時監控。

圖5是根據本發明的另一實施例的基于CMOS GOA的測試電路的電路圖。

參照圖5，根據本發明的另一實施例的基于CMOS GOA的測試電路500與圖3所示的基于CMOS GOA的測試電路300相比增加了兩個NMOS晶體管。如圖5所示，基于CMOS GOA的測試電路500包括第一PMOS晶體管501、第二PMOS晶體管502、第一NMOS晶體管503、第二NMOS晶體管504、第三NMOS晶體管505、第四NMOS晶體管506、反相器50。

根據本發明的另一實施例的基于CMOS GOA的測試電路500在圖3的基于CMOS GOA的測試電路300的基礎上增加了兩個掃描方向控制端，即，在第一NMOS晶體管503的第一端503-1和第二NMOS晶體管504的第一端504-1與反相器507的輸入端IN之間分別連接第三NMOS晶體管504和第四NMOS晶體管504。在這種情況下，根據本發明的另一實施例的基于CMOS GOA的測試電路500可對CMOS GOA電路的最后一級級傳信號進行監控。這里，為了便于描述，級傳信號的總數量為n，最后一級級傳信號則為第n級傳信號。

具體地說，第一PMOS晶體管501的柵極G501與CMOS GOA的第一級傳信號端ST(1)連接，第一PMOS晶體管501的第一端501-1與高電平VGH連接，第一PMOS晶體管501的第二端301-2與第二PMOS晶體管502的第一端502-1連接。

第二PMOS晶體管502的柵極G502與CMOS GOA的第n級傳信號端ST(n)連接。第二PMOS晶體管502的第二端502-2與反相器507的輸入端IN連接。

第一NMOS晶體管503的柵極G503與CMOS GOA的第一級傳信號端ST(1)連接，第一NMOS晶體管503的第一端503-1與第三NMOS晶體管505的第二端505-2連接，第一NMOS晶體管503的第二端503-2與低電平VGL連接。

第二NMOS晶體管504的柵極G504與CMOS GOA的第n級傳信號端ST(n)連接，第二NMOS晶體管504的第一端504-1與第四NMOS晶體管506的第二端506-2連接，第二NMOS晶體管504的第二端504-2與低電平VGL連接。

第三NMOS晶體管505的柵極G505與第一掃描方向控制端D2U連接，第三NMOS晶體管505的第一端505-1與反相器507的輸入端IN連接。

第四NMOS晶體管506的柵極G506與第二掃描方向控制端U2D連接，第四NMOS晶體管506的第一端506-1與反相器507的輸入端IN連接。

根據CMOS GOA的電路，當CMOS GOA正向掃描時，第一級傳信號端ST(1)輸出第一級級傳信號，第n級傳信號端端ST(n)輸出最后一級級傳信號，并且第一掃描方向控制端D2U輸出低電平，第二掃描方向控制端U2D輸出高電平。當CMOS GOA反向掃描時，第一級傳信號端ST(1)輸出最后一級級傳信號，第n級傳信號端ST(n)輸出第一級級傳信號，并且第一掃描方向控制端D2U輸出高電平，第二掃描方向控制端U2D輸出低電平。

這樣，根據本發明的另一實施例的基于CMOS GOA的測試電路500可在CMOS GOA正向掃描時，通過反相器507的輸出端OUT輸出包括第n級傳信號端的信號(即，在CMOS GOA正向掃描時最后一級級傳信號)的測試輸出信號VT，并且可在CMOS GOA反向掃描時，通過反相器507的輸出端OUT輸出包括第一級傳信號端的信號(即，在CMOS GOA反向掃描時的最后一級級傳信號)的測試輸出信號。

因此，無論GOA正向掃描還是反向掃描，根據本發明的另一實施例的基于CMOS GOA的測試電路500都可以輸出包括最后一級級傳信號的測試輸出結果。

圖6是當CMOS GOA正向掃描時圖5的基于CMOS GOA的測試電路的測試信號輸出時序圖。

當CMOS GOA正向掃描時，根據本發明的另一實施例的基于CMOS GOA的測試電路500對第n級傳信號端端ST(n)的信號進行監控。

具體地說，當CMOS GOA正向掃描時，第一掃描方向控制端D2U輸出低電平，第二掃描方向控制端U2D輸出高電平。在這種情況下，當第n級傳信號端ST(n)輸出低電平時，無論第一級傳信號端ST(1)輸出的是高電平還是低電平，反相器507的輸入端IN都輸入高電平，并且反相器507的輸出端OUT輸出低電平。當第n級傳信號端端ST(n)輸出高電平時，無論第一級傳信號端ST(1)輸出的是高電平還是低電平，反相器507的輸入端IN都輸入低電平，并且反相器507的輸出端OUT輸出高電平。

圖7是當GOA反向掃描時圖5的基于CMOS GOA的測試電路的測試信號輸出時序圖。

當CMOS GOA反向掃描時，根據本發明的另一實施例的基于CMOS GOA的測試電路500對第一級傳信號端端ST(1)的信號進行監控。

具體地說，當CMOS GOA反向掃描時，第一掃描方向控制端D2U輸出高電平，第二掃描方向控制端U2D輸出低電平。在這種情況下，當第一級傳信號端ST(1)輸出低電平時，無論第n級傳信號端ST(n)輸出的是高電平還是低電平，反相器507的輸入端IN都輸入高電平，并且反相器507的輸出端OUT輸出低電平。當第一級傳信號端端ST(1)輸出高電平時，無論第n級傳信號端ST(n)輸出的是高電平還是低電平，反相器507的輸入端IN都輸入低電平，并且反相器507的輸出端OUT輸出高電平。

可見，根據本發明的實施例的基于CMOS GOA的測試電路500無需增加新的控制信號，也無需開發新款IC，只需要在陣列基板設計時增加少量的薄膜晶體管就可以實現對CMOS GOA電路的最后一級級傳信號的實時監控。

雖然本發明是參照其示例性的實施例被顯示和描述的，但是本領域的技術人員應該理解，在不脫離由權利要求及其等同物限定的本發明的精神和范圍的情況下，可以對其形式和細節進行各種改變。