一種運動傳感器的制備方法
【專利摘要】本發明涉及一種運動傳感器的制備方法，包括：提供半導體襯底，所述半導體襯底上形成有傳感器底部電極層；在所述傳感器底部電極層上形成具有溝槽的介電層，以露出所述傳感器底部電極層；沉積犧牲材料層，以填充所述溝槽；沉積MEMS襯底，以覆蓋所述犧牲材料層；圖案化所述MEMS襯底，以形成開口，露出部分所述犧牲材料層；在所述開口的側壁上形成低溫導電層，以減小所述開口的寬高比；去除所述犧牲材料層，以在所述傳感器底部電極層上方形成空腔。通過所述方法可以更加容易控制所述開口的關鍵尺寸，不再受所述工藝過程寬高比的限制，所述方法還可以降低所述開口在X和Y軸上的尺寸，降低開口的寬高比，提高傳感器的靈敏度。
【專利說明】一種運動傳感器的制備方法
【技術領域】
[0001]本發明涉及半導體領域，具體地，本發明涉及一種運動傳感器的制備方法。
【背景技術】
[0002]隨著半導體技術的不斷發展,在運動傳感器(mot1n sensor)類產品的市場上,智能手機、集成CMOS和微機電系統(MEMS)器件日益成為最主流、最先進的技術，并且隨著技術的更新，這類傳動傳感器產品的發展方向是規模更小的尺寸，高質量的電學性能和更低的損耗。
[0003]現有技術中制備所述運動傳感器(mot1n sensor)時大多數時候需要用到深反應離子刻蝕(DRIE)系統，反應離子刻蝕是集成電路制造、MEMS加工及其他器件加工的重要工序之一。主要用于多晶硅、氮化硅、二氧化硅薄膜及金屬膜等各種薄膜的刻蝕，屬干法腐蝕，反應離子刻蝕是利用高頻輝光放電產生的活性基團與被腐蝕材料發生化學反應，形成揮發性產物使樣品表面原子從晶格中脫落，從而實現樣品表面微細圖形制備的設備。在半導體、MEMS、太陽能電池和光電等領域有著廣泛的應用。
[0004]但是由于DRIE方法中，所蝕刻的結構層中的高寬比(aspect rat1)為15:1，例如蝕刻形成的溝槽的深度和寬度的比15:1，當所述結構層的厚度為50um時，其能達到的靈敏度開口(sensitivity gap)為50/15,約為3.3um,受該條件的限制使器件的靈敏度受到影響。
[0005]在所述運動傳感器(mot1n sensor)中，結構間隙(Structure gap)成為運動傳感器中X、Y軸靈敏度的關鍵因素，而所述結構間隙(Structure gap)由所述DRIE系統的性能決定的，目前蝕刻形成的溝槽的深度和寬度的比15:1，隨著半導體器件的不斷縮小，器件靈敏度的不斷提高，該所述結構間隙、所述DRIE系統中的高寬比(aspect rat1)成為制約運動傳感器發展的瓶頸。
[0006]因此，雖然現有技術中通過DRIE系統可以制備運動傳感器，但是其結構間隙開口收到高寬比的限制，限制了器件尺寸的減小以及靈敏度的提高，需要對現有技術進行改進，以解決上述問題，提高器件的性能以及良率。
【發明內容】
[0007]在
【發明內容】
部分中引入了一系列簡化形式的概念，這將在【具體實施方式】部分中進一步詳細說明。本發明的
【發明內容】
部分并不意味著要試圖限定出所要求保護的技術方案的關鍵特征和必要技術特征，更不意味著試圖確定所要求保護的技術方案的保護范圍。
[0008]本發明為了克服目前存在問題，提供了一種運動傳感器的制備方法，包括:
[0009]提供半導體襯底，所述半導體襯底上形成有傳感器底部電極層；
[0010]在所述傳感器底部電極層上形成具有溝槽的介電層，以露出所述傳感器底部電極層；
[0011]沉積犧牲材料層，以填充所述溝槽；
[0012]沉積MEMS襯底，以覆蓋所述犧牲材料層；
[0013]圖案化所述MEMS襯底，以形成開口，露出部分所述犧牲材料層；
[0014]在所述開口的側壁上形成低溫導電層，以減小所述開口的寬高比；
[0015]去除所述犧牲材料層，以在所述傳感器底部電極層上方形成空腔。
[0016]作為優選，在所述開口的側壁上形成低溫導電層的方法為:
[0017]在所述開口中沉積低溫導電材料，以部分填充所述開口 ；
[0018]去除所述開口頂部以及底部的所述低溫導電材料，以在所述開口的側壁上形成所述低溫導電層。
[0019]作為優選，所述低溫導電材料的溫度小于450°C。
[0020]作為優選，所述低溫導電層選用多晶硅、SiGe、Ge、W、Ti和TiN中的一種。
[0021]作為優選，所述MEMS襯底為硅或多晶硅。
[0022]作為優選，所述MEMS襯底的厚度為50um。
[0023]作為優選，選用深反應離子刻蝕系統圖案化所述MEMS襯底，以形成所述開口。
[0024]作為優選，所述開口側壁與底面的夾角為89° -91°。
[0025]作為優選，在圖案化所述MEMS襯底之前，所述方法還包括以下步驟:
[0026]在形成所述開口兩側的所述MEMS襯底上形成第二介電層；
[0027]在所述第二介電層中形成金屬連接和焊盤。
[0028]作為優選，在去除所述犧牲材料層之后，所述方法還包括在所述第二介電層上形成與所述焊盤連接的覆蓋層的步驟，所述覆蓋層與所述MEMS襯底之間形成封閉的空間。
[0029]在本發明中在所述MEMS襯底上形成開口之后，在所述開口中沉積低溫導電材料，以部分填充所述開口，在所述開口的側壁和底部上分別形成所述低溫導電材料，然后去除所述開口頂部以及底部的所述低溫導電材料，以在所述開口的側壁上形成所述導電層，減小所述開口的寬度。
[0030]作為優選，所述低溫導電材料的溫度小于450°C，以使所述低溫導電材料具有良好的深溝槽覆蓋性能，以保證在所述開口上能共形沉積所述低溫導電材料，同時不會完全填充所述開口，通過所述方法可以更加容易控制所述開口的關鍵尺寸，不再受所述工藝過程寬高比的限制，所述方法還可以降低所述開口在X和Y軸上的尺寸，降低開口的寬高比，提高傳感器的靈敏度。
【專利附圖】
【附圖說明】
[0031]本發明的下列附圖在此作為本發明的一部分用于理解本發明。附圖中示出了本發明的實施例及其描述，用來解釋本發明的裝置及原理。在附圖中，
[0032]圖1a-1f為本發明一【具體實施方式】中所述傳感器的制備過程示意圖；
[0033]圖2為本發明一【具體實施方式】中所述傳感器的制備工藝流程圖。
【具體實施方式】
[0034]在下文的描述中，給出了大量具體的細節以便提供對本發明更為徹底的理解。然而，對于本領域技術人員而言顯而易見的是，本發明可以無需一個或多個這些細節而得以實施。在其他的例子中，為了避免與本發明發生混淆，對于本領域公知的一些技術特征未進行描述。
[0035]為了徹底理解本發明，將在下列的描述中提出詳細的描述，以說明本發明所述傳感器的制備方法。顯然，本發明的施行并不限于半導體領域的技術人員所熟習的特殊細節。本發明的較佳實施例詳細描述如下，然而除了這些詳細描述外，本發明還可以具有其他實施方式。
[0036]應予以注意的是，這里所使用的術語僅是為了描述具體實施例，而非意圖限制根據本發明的示例性實施例。如在這里所使用的，除非上下文另外明確指出，否則單數形式也意圖包括復數形式。此外，還應當理解的是，當在本說明書中使用術語“包含”和/或“包括”時，其指明存在所述特征、整體、步驟、操作、元件和/或組件，但不排除存在或附加一個或多個其他特征、整體、步驟、操作、元件、組件和/或它們的組合。
[0037]現在，將參照附圖更詳細地描述根據本發明的示例性實施例。然而，這些示例性實施例可以多種不同的形式來實施，并且不應當被解釋為只限于這里所闡述的實施例。應當理解的是，提供這些實施例是為了使得本發明的公開徹底且完整，并且將這些示例性實施例的構思充分傳達給本領域普通技術人員。在附圖中，為了清楚起見，夸大了層和區域的厚度，并且使用相同的附圖標記表示相同的元件，因而將省略對它們的描述。
[0038]本發明中為了解決現有技術中所述運動傳感器(mot1n sensor)的結構間隙受所述DRIE系統的高寬比(aspect rat1)限制的問題，提供了一種新的方法，在該方法中首先提供形成有CMOS的晶片，在所述晶片上形成有底部電極層以及位于底部電極層上的犧牲材料層，接著形成MEMS襯底；在所述MEMS襯底上形成開口 ；然后在所述開口的側壁上形成導電層，以減小所述開口的寬度，進而減小所述開口寬高比。
[0039]具體地，在本發明中在所述MEMS襯底上形成開口之后，在所述開口中沉積低溫導電材料，以部分填充所述開口，在所述開口的側壁和底部上分別形成所述低溫導電材料，然后去除所述開口頂部以及底部的所述低溫導電材料，以在所述開口的側壁上形成所述導電層，減小所述開口的寬度。
[0040]作為優選，所述低溫導電材料的溫度小于450°C，以使所述低溫導電材料具有良好的深溝槽覆蓋性能，以保證在所述開口上能共形沉積所述低溫導電材料，同時不會完全填充所述開口，通過所述方法可以更加容易控制所述開口的關鍵尺寸，不再受所述工藝過程寬高比的限制，所述方法還可以降低所述開口在X和Y軸上的尺寸，降低開口的寬高比，提高傳感器的靈敏度。
[0041]下面結合附圖1a-1f對本發明的一種【具體實施方式】進行說明:
[0042]首先，參照圖la，首先提供形成有提供形成有CMOS的半導體襯底；
[0043]具體地，所述晶片包括半導體襯底101，以及在所述半導體襯底中形成的各種有源器件(圖中未示出)，所述半導體襯底101可以是以下所提到的材料中的至少一種:硅、絕緣體上硅(SOI)、絕緣體上層疊硅(SSOI)、絕緣體上層疊鍺化硅(S-SiGeOI)、絕緣體上鍺化硅(SiGeOI)以及絕緣體上鍺(GeOI)等。半導體襯底上可以被定義有源區。
[0044]在所述半導體上形成第一層間介電層102，所述層間介電層可以使用例如S12、碳氟化合物(CF)、摻碳氧化硅(S1C)、或碳氮化硅(SiCN)等。或者，也可以使用在碳氟化合物(CF)上形成了 SiCN薄膜的膜等。碳氟化合物以氟(F)和碳(C)為主要成分。碳氟化合物也可以使用具有非晶體(非結晶性)構造的物質。層間介電層還可以使用例如摻碳氧化娃(S1C)等多孔質構造。
[0045]圖案化所述第一層間介電層102，以形成開口，在所述開口中沉積底部電極材料，以形成底部電極層104。然后繼續沉積第一層間介電層102并圖案化所述第一層間介電層102，形成溝槽，作為優選，在所述第一層間介電層102上形成有機分布層(Organicdistribut1n layer, ODL),含娃的底部抗反射涂層(S1-BARC),在所述含娃的底部抗反射涂層(S1-BARC)上沉積圖案化了的光刻膠層，其中所述光刻膠上的圖案定義了所要形成溝槽的圖形，然后以所述光刻膠層為掩膜層蝕刻所述有機分布層、底部抗反射涂層以及第一層間介電層102形成溝槽圖案。
[0046]作為優選，蝕刻部分所述第一層間介電層102，并不蝕刻穿透所述第一層間介電層102。所述溝槽的數目可以根據需要進行選擇，并不局限于某一范圍，作為優選，在該實施例中，所述溝槽數目為2個。
[0047]在形成溝槽以后，沉積犧牲材料層103，所述犧牲材料層103可以為氮摻雜的碳化娃層NDC (Nitrogen dopped Silicon Carbite)或者SiN層，其中，所述碳化娃層NDC(Nitrogen dopped Silicon Carbite)或者SiN層的沉積方法可以選用化學氣相沉積(CVD)法、物理氣相沉積(PVD)法或原子層沉積(ALD)法等形成的低壓化學氣相沉積(LPCVD)、激光燒蝕沉積(LAD)以及選擇外延生長(SEG)中的一種。
[0048]在沉積所述犧牲材料層103之后執行平坦化步驟，在該步中可以使用半導體制造領域中常規的平坦化方法來實現表面的平坦化。該平坦化方法的非限制性實例包括機械平坦化方法和化學機械拋光平坦化方法。化學機械拋光平坦化方法更常用。
[0049]參照圖lb，在所述晶片上形成MEMS襯底105。
[0050]具體地，所述MEMS襯底105為硅或多晶硅，作為優選，所述MEMS襯底的厚度為20-100um，優選為50um。在本發明中MEMS襯底105的沉積方法可以為化學氣相沉積(CVD)法、物理氣相沉積(PVD)法或原子層沉積(ALD)法等形成的低壓化學氣相沉積(LPCVD)、激光燒蝕沉積(LAD)以及外延生長中的一種，在本發明中優選為外延生長法。
[0051]以硅為例，反應氣體可以包括氫氣(H2)攜帶的四氯化硅(SiCl4)或三氯氫硅(SiHCl3)、硅烷(SiH4)和二氯氫硅(SiH2Cl2)等中的至少一種進入放置有硅襯底的反應室，在反應室進行高溫化學反應，使含硅反應氣體還原或熱分解，所產生的硅原子在第一層間介電層102表面上外延生長。
[0052]參照圖lc，在所述MEMS襯底105上形成開口，以露出所述犧牲材料層103。
[0053]具體地，選用深反應離子刻蝕(DRIE)方法蝕刻所述MEMS襯底105，具體地，首先在所述MEMS襯底105上形成有機分布層(Organic distribut1n layer, 0DL),含娃的底部抗反射涂層(S1-BARC)，在所述含硅的底部抗反射涂層(S1-BARC)上沉積圖案化了的光刻膠層，或在所述MEMS襯底105僅僅形成圖案化了的光刻膠層，所述光刻膠上的圖案定義了所要形成開口的圖形，然后以所述光刻膠層為掩膜層或以所述蝕刻所述有機分布層、底部抗反射涂層、光刻膠層形成的疊層為掩膜蝕刻MEMS襯底105形成開口。
[0054]所述開口位于所述犧牲材料層103的正上方，通過控制該蝕刻過程，使所述蝕刻停止與該犧牲材料層103，其中所述開口數目可以為多個，在該實施例中，在所述兩個犧牲材料層上各形成兩個相互隔離的開口，所述開口的關鍵尺寸受所述DRIE系統的限制，所述開口的寬高比為1:15，因此，當所述MEMS襯底105厚度為50um時，所述開口的關鍵尺寸約為3.3um。作為優選，所述開口的具有垂直的剖面，所述開口側壁與底面的夾角為89。 -91。。
[0055]在所述深反應離子刻蝕(DRIE)步驟中選用氣體六氟化硅(SF6)作為工藝氣體，施加射頻電源，使得六氟化硅反應進氣形成高電離，所述蝕刻步驟中控制工作壓力為20mTorr-8Torr，頻功率為600W，13.5MHz，直流偏壓可以在-500V — 1000V內連續控制，保證各向異性蝕刻的需要，選用深反應離子刻蝕(DRIE)可以保持非常高的刻蝕光阻選擇比。所述深反應離子刻蝕(DRIE)系統可以選擇本領常用的設備，并不局限于某一型號。
[0056]作為進步的優選，在該步驟中還包括形成金屬電連接以及打開所述焊盤的步驟，其中在所述開口兩側的所述MEMS襯底上形成第二層間介電層；在所述第二層間介電層中形成接觸孔，以便在后續步驟中與覆蓋層形成電連接，所述形成第二層間介電層以及形成接觸孔的方法可以選用本領域常用的方法，在此不再贅述。
[0057]參照圖ld，在所述開口的側壁上形成導電層106，以減小所述開口寬高比。
[0058]具體地，在所述開口中沉積低溫導電材料，以部分填充所述開口，去除所述開口頂部以及底部的所述低溫導電材料，以在所述開口的側壁上形成所述導電層106，減小所述開口的寬度，進而減小所述開口寬高比。
[0059]具體地，在本發明中在所述MEMS襯底上形成開口之后，在所述開口中沉積低溫導電材料，以部分填充所述開口，在所述開口的側壁和底部上分別形成所述低溫導電材料，然后去除所述開口頂部以及底部的所述低溫導電材料，以在所述開口的側壁上形成所述導電層，減小所述開口的寬度。
[0060]作為優選，所述低溫導電材料的溫度小于450°C，以使所述低溫導電材料具有良好的深溝槽覆蓋性能，以保證在所述開口上能共形沉積所述低溫導電材料，同時不會完全填充所述開口，通過所述方法可以更加容易控制所述開口的關鍵尺寸，不再受所述工藝過程寬高比的限制，所述方法還可以降低所述開口在X和Y軸上的尺寸，降低開口的寬高比，提高傳感器的靈敏度。
[0061]進一步，所述導電層選用多晶硅、SiGe、Ge、W、Ti和TiN中的一種，所述沉積方法為可以為化學氣相沉積(CVD)法、物理氣相沉積(PVD)法或原子層沉積(ALD)法等形成的低壓化學氣相沉積(LPCVD)、激光燒蝕沉積(LAD)以及外延生長中的一種。
[0062]參照圖le，去除所述犧牲材料層103。
[0063]在本發明中為了在去除所述103的同時不會對所述蝕刻停止層以及所述導電層106造成影響，選用蝕刻選擇比較大的方法進行蝕刻，在本發明具體實施例中可以選用干法蝕刻，反應離子蝕刻(RIE)、離子束蝕刻、等離子體蝕刻。最好通過一個或者多個RIE步驟進行干法蝕刻，例如在本發明中可以選擇N2中的作為蝕刻氣氛，還可以同時加入其它少量氣體例如CF4、CO2, O2，所述蝕刻壓力可以為50-200mTorr，優選為100-150mTorr，功率為200-600W，在本發明中所述蝕刻時間為5-80s，更優選10_60s，同時在本發明中選用較大的氣體流量，作為優選，在本發明所述N2的流量為30-300SCCm，更優選為50-100sCCm。
[0064]去除所述犧牲材料層103之后在所述底部電極層104的上方形成空腔，并在所述底部電極層104上方形成懸臂梁，所述懸臂梁與所述MEMS襯底105呈支點連接。
[0065]參照圖lf，在所述開口上方形成隔離的覆蓋層107，所述覆蓋層與所述傳感器結構之間形成封閉的空間。
[0066]具體地，所述覆蓋層107可以為硅或者多晶硅，所述覆蓋層107的沉積方法可以選用化學氣相沉積(CVD)法、物理氣相沉積(PVD)法或原子層沉積(ALD)法等形成的低壓化學氣相沉積(LPCVD)、激光燒蝕沉積(LAD)以及選擇外延生長(SEG)中的一種，作為優選，在本發明中選用物理氣相沉積(PVD )法。
[0067]其中，所述覆蓋層107與所述開口、所述MEMS襯底105并不直接接觸，所述覆蓋層107和所述開口之間具有一定距離和空隙，所述覆蓋層與所述傳感器結構之間形成封閉的空間。所述覆蓋層107的兩端連接所述開口兩側、位于所述第二層間介電層中的接觸孔，以形成連接。
[0068]作為優選，所述覆蓋層的形成方法為，首先沉積覆蓋層材料層，然后圖案化，在所述覆蓋層材料層的中部形成凹槽，在凹槽兩側形成柱狀結構，并在所述柱狀結構上形成引出電極。
[0069]然后將所述覆蓋層結合至所述第二層間介電層上的接觸孔中，所述結合方法可以選用共晶結合的方法。
[0070]在本發明中在所述MEMS襯底上形成開口之后，在所述開口中沉積低溫導電材料，以部分填充所述開口，在所述開口的側壁和底部上分別形成所述低溫導電材料，然后去除所述開口頂部以及底部的所述低溫導電材料，以在所述開口的側壁上形成所述導電層，減小所述開口的寬度。
[0071]作為優選，所述低溫導電材料的溫度小于450°C，以使所述低溫導電材料具有良好的深溝槽覆蓋性能，以保證在所述開口上能共形沉積所述低溫導電材料，同時不會完全填充所述開口，通過所述方法可以更加容易控制所述開口的關鍵尺寸，不再受所述工藝過程寬高比的限制，所述方法還可以降低所述開口在X和Y軸上的尺寸，降低開口的寬高比，提高傳感器的靈敏度。
[0072]圖2為本發明一【具體實施方式】中所述傳感器的制備工藝流程圖，具體包括以下步驟:
[0073]步驟201提供半導體襯底，所述半導體襯底上形成有傳感器底部電極層；
[0074]步驟202在所述傳感器底部電極層上形成具有溝槽的介電層，以露出所述傳感器底部電極層；
[0075]步驟203沉積犧牲材料層，以填充所述溝槽；
[0076]步驟204沉積MEMS襯底，以覆蓋所述犧牲材料層；
[0077]步驟205圖案化所述MEMS襯底，以形成開口，露出部分所述犧牲材料層；
[0078]步驟206在所述開口的側壁上形成低溫導電層，以減小所述開口的寬高比；
[0079]步驟207去除所述犧牲材料層，以在所述傳感器底部電極層上方形成空腔。
[0080]本發明已經通過上述實施例進行了說明，但應當理解的是，上述實施例只是用于舉例和說明的目的，而非意在將本發明限制于所描述的實施例范圍內。此外本領域技術人員可以理解的是，本發明并不局限于上述實施例，根據本發明的教導還可以做出更多種的變型和修改，這些變型和修改均落在本發明所要求保護的范圍以內。本發明的保護范圍由附屬的權利要求書及其等效范圍所界定。
【權利要求】
1.一種運動傳感器的制備方法，包括: 提供半導體襯底，所述半導體襯底上形成有傳感器底部電極層； 在所述傳感器底部電極層上形成具有溝槽的介電層，以露出所述傳感器底部電極層； 沉積犧牲材料層，以填充所述溝槽； 沉積1213襯底，以覆蓋所述犧牲材料層； 圖案化所述1213襯底，以形成開口，露出部分所述犧牲材料層； 在所述開口的側壁上形成低溫導電層，以減小所述開口的寬高比； 去除所述犧牲材料層，以在所述傳感器底部電極層上方形成空腔。
2.根據權利要求1所述的方法，其特征在于，在所述開口的側壁上形成低溫導電層的方法為: 在所述開口中沉積低溫導電材料，以部分填充所述開口 ； 去除所述開口頂部以及底部的所述低溫導電材料，以在所述開口的側壁上形成所述低溫導電層。
3.根據權利要求2所述的方法，其特征在于，所述低溫導電材料的溫度小于4501。
4.根據權利要求1所述的方法，其特征在于，所述低溫導電層選用多晶硅、XI和丁.中的一種。
5.根據權利要求1所述的方法，其特征在于，所述1213襯底為硅或多晶硅。
6.根據權利要求1所述的方法，其特征在于，所述1213襯底的厚度為50111
7.根據權利要求1所述的方法，其特征在于，選用深反應離子刻蝕系統圖案化所述1213襯底，以形成所述開口。
8.根據權利要求1或7所述的方法，其特征在于，所述開口側壁與底面的夾角為89。-91°。
9.根據權利要求1述的方法，其特征在于，在圖案化所述1213襯底之前，所述方法還包括以下步驟: 在形成所述開口兩側的所述1213襯底上形成第二介電層； 在所述第二介電層中形成金屬連接和焊盤。
10.根據權利要求9述的方法，其特征在于，在去除所述犧牲材料層之后，所述方法還包括在所述第二介電層上形成與所述焊盤連接的覆蓋層的步驟，所述覆蓋層與所述1213襯底之間形成封閉的空間。
【文檔編號】B81C1/00GK104340951SQ201310326677
【公開日】2015年2月11日 申請日期:2013年7月30日 優先權日:2013年7月30日
【發明者】謝紅梅, 劉煊杰 申請人:中芯國際集成電路制造(上海)有限公司