專利名稱：探針卡,該探針卡的設計方法,以及使用該探針卡測試半導體芯片的方法
技術領域：
本發明涉及一種探針卡，該探針卡的設計方法，以及通過使用該探針卡測試在圓片上形成的多個半導體芯片的方法。
背景技術：
近年來，圓片的尺寸逐漸變大。因此，在單個圓片上形成的半導體芯片的數量在很大程度上也會增加。在半導體芯片的數量大于測試器資源(即測試半導體芯片時使用的信號線組)的數量的情況下，就無法一次測試所有的半導體芯片。
對于各種類型的探針卡已經提出了若干方案，用于以有效地方式進行測試。例如，JPH7-201935，JPS64-39559，以及JP2001-291750中已經披露了這種探針卡。但是，所提出的探針卡對于如下的幾點來說還是不夠的。
為了以最有效的方式進行測試，應該減少索引的數量。這里，術語“索引”表示探針卡從一個探測過程到另一個探測過程的單次移動。
另外，為了降低用于提供探針卡上的探針所帶來的成本，因此探針數量應當盡可能的小。
發明內容
本發明的一個目的就是提供一種探針卡，其能夠以最小的索引數量進行半導體芯片的測試。
本發明的一個方面提供了一種探針卡，用于測試在圓片上形成的多個半導體芯片。該探針卡具有多個探針組。每個探針組具有多個探針。該探針組排列為預定圖形，其中該預定圖形的輪廓基本上為圓形。相鄰排列的探針組至少在第一和第二方向之一上彼此間隔一定距離，該距離對應于至少一個半導體芯片。該第一和第二方向彼此垂直，并且限定了與探針卡的主平面相平行的平面。
通過如下方式得到該預定圖形(1)假定單元區域，其中每個單元區域包含至少一個芯片區域，該芯片區域的尺寸基本上等于一個半導體芯片；(2)假定芯片組區域，其中每個芯片組區域由包括特定單元區域的一個或多個單元區域構成；(3)其間無間隙地排列該芯片組區域，以覆蓋該圓片的尺寸，該排列的芯片組區域形成了虛擬覆蓋圖形；以及(4)從虛擬覆蓋圖形中提取特定單元區域的排列，以限定提取出的排列作為預定圖形。
本發明的另一個方面提供了一種探針卡設計方法，該方法用于測試在圓片上形成的多個半導體芯片，每個半導體芯片具有多個焊盤，該探針卡具有主平面并且包括在該主平面上形成的多個探針組，每個探針組具有多個探針，該探針的數量等于每個半導體芯片的焊盤的數量。該方法包括(1)假定單元區域，其中每個單元區域包含至少一個芯片區域，該芯片區域的尺寸基本上等于一個半導體芯片；(2)假定芯片組區域，其中每個芯片組區域由包括特定單元區域的一個或多個單元區域構成；(3)其間無間隙地排列該芯片組區域，以覆蓋該圓片的尺寸，該排列的芯片組區域形成了虛擬覆蓋圖形；(4)從虛擬覆蓋圖形中提取特定單元區域的排列，以限定提取出的排列作為預定圖形，該預定圖形的輪廓基本上為圓形；(5)根據該預定圖形來排列探針組。
本發明的另一個方面提供了一種通過使用探針卡來測試在圓片上形成的多個半導體芯片的方法，相鄰的半導體芯片的中心之間具有預定距離，每個半導體芯片具有多個焊盤，該探針卡具有主平面并且包括在該主平面上形成的第一數量的探針組，每個探針組具有多個探針，該探針的數量等于每個半導體芯片的焊盤的數量，該探針組被排列為預定圖形。通過如下方式得到該預定圖形(1)假定單元區域，其中每個單元區域包含至少一個芯片區域，該芯片區域的尺寸基本上等于一個半導體芯片；(2)假定芯片組區域，其中每個芯片組區域由第二數量的包括特定單元區域的單元區域構成；(3)其間無間隙地排列該芯片組區域，以覆蓋該圓片的尺寸，該排列的芯片組區域形成了虛擬覆蓋圖形；以及(4)從虛擬覆蓋圖形中提取特定單元區域的排列，以限定提取出的排列作為預定圖形。該測試方法包括(1)將探針卡與具有第三數量的信號線組的測試器相連接，該第三數量不小于該第一數量；(2)重復地執行第二數量次數的預定處理，該預定處理包括(3)通過該探針卡探測第四數量的半導體芯片一次，該第四數量不大于該第一數量；以及(4)根據漢密爾頓路徑將該探針卡以預定距離移動一次，該漢密爾頓路徑具有第二數量的節點，該節點對應于每個單元區域的各芯片區域，該移動是從漢密爾頓路徑的當前節點至下一節點。
通過研究以下優選實施例的說明以及通過參照附圖就可以了解本發明的目的以及更完整地理解它的結構。
圖1是示出了圓片以及多個半導體芯片的示意圖，其中通過根據本發明第一實施例的探針卡來測試該半導體芯片；圖2是示出了根據本發明第一實施例的探針卡的示意圖；圖3示出了根據本發明第一實施例的芯片組區域；圖4示出了對圖3的多個芯片組區域進行排列的過程；圖5是示出了由圖3的多個芯片組區域形成的虛擬覆蓋圖形的示意圖；圖6是示出了根據本發明第二實施例的探針卡的示意圖；
圖7示出了根據本發明第二實施例的芯片組區域；圖8是示出了由圖7的多個芯片組區域形成的虛擬覆蓋圖形的示意圖；圖9示出了芯片組區域的另一個示例；圖10示出了對圖9的多個芯片組區域進行排列的過程；圖11示出了芯片組區域的另一個示例；圖12示出了對圖11的多個芯片組區域進行排列的過程；圖13示出了芯片組區域的另一個示例；圖14示出了對圖13的多個芯片組區域進行排列的過程；圖15示出了芯片組區域的另一個示例；圖16示出了對圖15的多個芯片組區域進行排列的過程；圖17示出了芯片組區域的另一個示例；圖18示出了對圖17的多個芯片組區域進行排列的過程；本發明容易有各種修改和替換形式，通過附圖中的示例示出了它的特定實施例并將在這里進行詳細描述。但是，應該理解的是，附圖和詳細說明并不是試圖將本發明限制為特定的公開形式，相反，本發明覆蓋了落在由本發明所附權利要求書所定義的精神和范疇內的所有修改、等效物以及替換。
具體實施例方式
第一實施例下面參照圖1至5來說明根據本發明第一實施例的探針卡。圖1示出了圓片100，以及在該圓片100上形成的897片半導體芯片110。所有的半導體芯片110具有共同的結構并且相互都一樣。每個半導體芯片都具有多個焊盤(未示出)。
在第一實施例中，測試器(未示出)具有256個測試器資源。這里，該測試器資源為信號線組的最大數量。測試器資源的數量表示一次能夠測試多少個半導體芯片。
參照圖2，探針卡200具有233組探針組210。每個探針組210都具有多個探針。該探針組210排列為預定圖形，其中該預定圖形的輪廓基本上為圓形。在該實施例中，相鄰排列的探針組210在x和y方向上彼此間隔一段距離，該距離對應于一個半導體芯片。
通過如下方式得到圖2的探針卡。
首先，確定索引的數量。可以根據測試器資源的數量以及半導體芯片的數量來確定索引的數量。假設索引的數量為3，下面的等式給出了一次能夠測試的半導體芯片的數量256(測試器資源的數量)×3(索引的數量)＝768如上所述，圓片100上形成了897片半導體芯片110。在圓片100上形成897片半導體芯片110。因此，為了測試圓片上形成的所有半導體芯片，索引的最小數量應該為4。
接下來，確定一個單元區域中包括的芯片區域的數量。該實施例的芯片區域基本上為正方形，并且尺寸對應于半導體芯片110之一。在該實施例中，該單元區域包括一個芯片區域；但是，該單元區域可以包括多于兩個的芯片區域。
接下來，通過參照圖3，形成了芯片組區域10。該芯片組區域10包括單元區域11-14。芯片組區域中包括的單元區域的數量等于索引的數量。在該實施例中，四個單元區域11-14彼此相鄰排列，以基本上形成正方形的形狀。
包括在芯片組區域10中的單元區域11-14之一被限定為特定單元區域。如圖3所示，位于左上角的單元區域之一被限定為特定單元區域。該實施例的特定區域用圖3中的實心正方形表示。
接下來，參照圖4，對該多個芯片組區域10進行排列，使得這些芯片組區域10之間沒有間隙。每個芯片組區域10具有相互垂直的α和β軸。對該芯片組區域10進行排列，使得彼此平行地指引該芯片組區域的α軸以及彼此平行地指引該芯片組區域的β軸。
參照圖5，對多個芯片組區域10進行排列，以覆蓋圓片100的尺寸。在本實施例中，233組芯片組區域10被用于形成虛擬覆蓋圖形300。
從虛擬覆蓋圖形300中提取出該特定單元區域的排列，以限定預定的圖形。每個探針組210被排列在對應于每個特定單元區域的位置上。該探針組210的數量等于芯片組區域10的數量。在本實施例中，233組探針組被用于形成圖2中所示的探針卡200。通過使用該探針卡200，通過4個索引就能夠測試圖1中的所有半導體芯片110。
該探針卡200沿著漢密爾頓路徑移動。該漢密爾頓路徑具有多個節點，每個節點對應于每個單元區域11-14。在每個芯片組區域10中，當根據漢密爾頓路徑在順時針方向上移動探針卡200時，每個探針組210從漢密爾頓路徑的一個節點轉移至另一個節點。在每個節點上使得每個探針組210的探針與每個半導體芯片110的焊盤接觸。這樣，通過4個索引就能夠測試所有的半導體芯片110。
第二實施例根據第二實施例的探針卡220具有多個探針組230，其中這些探針組230排列為如圖6中所示的預定圖形。該預定圖形具有多個條形，其中這些條形排列為與y方向垂直。這些條形以規律的間距間隔，并且排列為在y方向上相互平行。每個條形在x方向上的長度不同。如圖6所示，該預定圖形的輪廓基本上為圓形。
在第二實施例中，半導體芯片110的結構和排列與第一實施例中所述的相同。測試器具有384個單位的測試器資源。因此，索引數量被確定為3。在該實施例中，該單元區域包括一個芯片區域。
參照圖7，數量上等于索引的多個單位區域形成芯片組區域。在這種情況下，一個芯片組區域20由三個單元區域21-23形成。該單元區域21-23被排列為與α方向垂直，并且該芯片組區域為I形。
包括在芯片組區域20中的單元區域21-23之一被限定為特定單元區域。如圖7中所示，位于頂部的單元區域之一被限定為特定單元區域，并在圖7中用實線表示。其余的單元區域22和23用虛線表示。
接下來參照圖8，對多個芯片組區域20進行排列，使得這些芯片組區域20之間沒有間隙。每個芯片組區域20具有相互垂直的x和y軸。對該芯片組區域20進行排列，使得彼此平行地指引該芯片組區域的x軸以及彼此平行地指引該芯片組區域的y軸。
對多個芯片組區域20進行排列，以覆蓋圓片100的尺寸。在本實施例中，324組芯片組區域20被用于形成虛擬覆蓋圖形310。
從虛擬覆蓋圖形310中提取出該特定單元區域的排列，以限定預定的圖形。每個探針組210被排列在對應于每個特定單元區域的位置上。該探針組210的數量等于芯片組區域20的數量。在本實施例中，324組探針組被用于形成圖6中所示的探針卡220。通過使用該探針卡220，通過3個索引就能夠測試圖1中的所有半導體芯片110。
該探針卡220沿著具有多個節點的漢密爾頓路徑移動。每個節點對應于每個單元區域21-23。在每個芯片組區域20中，當根據漢密爾頓路徑在直線方向上移動探針卡200時，每個探針組210從漢密爾頓路徑的一個節點轉移至另一個節點。
如上所述，該芯片組區域10和20分別具有例如正方形和矩形的簡單形狀。但是，該芯片組區域的形狀并不限于第一和第二實施例中所述。該芯片組區域可以具有任意種形狀，其由在數量上與索引相同的單元區域形成。
參照圖9，每個芯片組區域30由3個單元區域構成，并且呈L形。這里，索引的數量為3。該單元區域之一被限定為特定單元區域。
如圖10所示，按照與第一和第二實施例所述相同的方式來排列多個芯片組區域30，使得這些芯片組區域30之間沒有間隙以覆蓋圓片100的尺寸。從虛擬覆蓋圖形提取出特定單元區域的排列，以限定預定的圖形。每個探針組被排列在對應于每個特定單元區域的位置上。在圖9和10中，用實線來表示該特定單元區域，并用虛線來表示其余的單元區域。
參照圖11，每個芯片組區域40由4個單元區域構成，并且呈T形。這里，索引的數量為4。該單元區域之一被限定為特定單元區域。
如圖12所示，按照與第一和第二實施例所述相同的方式來排列多個芯片組區域40，使得這些芯片組區域40之間沒有間隙以覆蓋圓片100的尺寸。從虛擬覆蓋圖形中提取出特定單元區域的排列，以限定預定的圖形。每個探針組被排列在對應于每個特定單元區域的位置上。在圖11和12中，用實線來表示該特定單元區域，并用虛線來表示其余的單元區域。
參照圖13，每個芯片組區域50由5個單元區域構成，并且呈十字形。這里，索引的數量為5。該單元區域之一被限定為特定單元區域。
如圖14所示，按照與第一和第二實施例所述相同的方式來排列多個芯片組區域50，使得這些芯片組區域50之間沒有間隙以覆蓋圓片100的尺寸。從虛擬覆蓋圖形中提取出特定單元區域的排列，以限定預定的圖形。每個探針組被排列在對應于每個特定單元區域的位置上。在圖13和14中，用實線來表示該特定單元區域，并用虛線來表示其余的單元區域。
參照圖15，每個芯片組區域60由8個單元區域構成。這里，索引的數量為8。該單元區域之一被限定為特定單元區域。
如圖16所示，按照與第一和第二實施例所述相同的方式來排列多個芯片組區域60，使得這些芯片組區域60之間沒有間隙以覆蓋圓片100的尺寸。從虛擬覆蓋圖形中提取出特定單元區域的排列，以限定預定的圖形。每個探針組被排列在對應于每個特定單元區域的位置上。在圖15和16中，用實線來表示該特定單元區域，并用虛線來表示其余的單元區域。
優選地，該芯片組區域具有簡單的正方形或矩形形狀。從圖9至16中可以清晰的看到，在該芯片組區域具有復雜形狀的情況下，可能難以按照與第一和第二實施例所述相同的方式來排列多個芯片組區域。
運用了本發明的概念的探針卡可以被用在通過共用驅動器來測試多個半導體芯片的情況下。在這種情況下，該單元區域可以由兩個或更多的芯片區域構成。參照圖17，該單元區域71，72，73和74分別具有成對的兩個芯片區域711與712，721與722，731與732，以及741與742。包括在芯片組區域中的單元區域的數量等于索引的數量。在圖17所示的示例中，四個單元區域71-74彼此相鄰排列，并且基本上形成了矩形。
單元區域71-74之一被限定為特定單元區域。在圖17中，位于左上角的單元區域71被限定為特定單元區域。在圖17中，用實線來表示該特定芯片區域。
如圖18所示，按照與第一和第二實施例所述相同的方式來排列多個芯片組區域70，使得這些芯片組區域60之間沒有間隙以覆蓋圓片100的尺寸。從虛擬覆蓋圖形中提取出特定單元區域的排列，以限定預定的圖形。每個探針組被排列在對應于每個特定單元區域的位置上。
關于共用驅動器，已經在USP 6788090B(對應于JP2001-296335A)以及JP-A 2003-121500A中披露，其內容被引入這里作為參考。
本申請基于之前于2006年3月14日在日本專利局提出的日本專利申請JP2006-69994，其內容被引入這里作為參考。
雖然已經描述了被認為是本發明的最佳實施例，但是本領域內的技術人員可以認識到的是，在不脫離本發明的精神的情況下可以進行其他以及進一步的修改，并且意在要求落入本發明真實范疇的全部所述實施例。
權利要求
1.一種探針卡，用于測試在圓片上形成的多個半導體芯片，每個半導體芯片具有多個焊盤，該探針卡具有主平面并且包括多個探針組，每個探針組具有多個探針，該探針的數量等于每個半導體芯片的焊盤的數量，該探針組排列為預定圖形，其中該預定圖形的輪廓基本上為圓形，相鄰排列的探針組至少在第一和第二方向之一上彼此間隔一定距離，該距離對應于至少一個半導體芯片，該第一和第二方向彼此垂直并限定了與探針卡的主平面相平行的平面。
2.根據權利要求1的探針卡，其中通過如下方式得到該預定圖形假定單元區域，其中每個單元區域包含至少一個芯片區域，該芯片區域的尺寸基本上等于一個半導體芯片；假定芯片組區域，其中每個芯片組區域由包括特定單元區域的一個或多個單元區域構成；其間無間隙地排列該芯片組區域，以覆蓋該圓片的尺寸，該排列的芯片組區域形成虛擬覆蓋圖形；以及從虛擬覆蓋圖形中提取特定單元區域的排列，以限定提取出的排列作為預定圖形。
3.根據權利要求2的探針卡，其中該芯片組區域在數量上等于探針組。
4.根據權利要求2的探針卡，其中每個芯片組區域為正方形或矩形的形狀。
5.根據權利要求2的探針卡，其中每個芯片組區域具有相互垂直的第一和第二軸，對該芯片組區域進行排列，使得彼此平行地指引該芯片組區域的第一軸以及彼此平行地指引該芯片組區域的第二軸。
6.根據權利要求1或2的探針卡，該探針卡與其實際使用的測試器相連接，該測試器具有多個信號線組，其中該探針組在數量上不大于測試器的信號線組。
7.根據權利要求2的探針卡，其中包括在每個芯片組區域中的單元區域的數量等于測試多個半導體芯片所需的最小索引數量。
8.一種探針卡的設計方法，用于測試在圓片上形成的多個半導體芯片，每個半導體芯片具有多個焊盤，該探針卡具有主平面并且包括在該主平面上形成的多個探針組，每個探針組具有多個探針，該探針的數量等于每個半導體芯片的焊盤的數量，該方法包括假定單元區域，其中每個單元區域包含至少一個芯片區域，該芯片區域的尺寸基本上等于一個半導體芯片；假定芯片組區域，其中每個芯片組區域由包括特定單元區域的一個或多個單元區域構成；其間無間隙地排列該芯片組區域，以覆蓋該圓片的尺寸，該排列的芯片組區域形成虛擬覆蓋圖形；從虛擬覆蓋圖形中提取特定單元區域的排列，以限定提取出的排列作為預定圖形，該預定圖形的輪廓基本上為圓形；根據該預定圖形來排列探針組。
9.根據權利要求8的方法，其中該芯片組區域在數量上等于探針組。
10.根據權利要求8的方法，其中每個芯片組區域為正方形或矩形的形狀。
11.根據權利要求8的方法，其中每個芯片組區域具有相互垂直的第一和第二軸，對該芯片組區域進行排列，使得彼此平行地指引該芯片組區域的第一軸以及彼此平行地指引該芯片組區域的第二軸。
12.根據權利要求8的方法，其中該探針卡與其實際使用的測試器相連接，該測試器具有多個信號線組，其中該探針組在數量上小于測試器的信號線組。
13.根據權利要求8的方法，其中包括在每個芯片組區域中的單元區域的數量等于測試多個半導體芯片所需的最小索引數量。
14.一種通過使用探針卡測試在圓片上形成的多個半導體芯片的方法，相鄰的半導體芯片的中心之間具有預定距離，每個半導體芯片具有多個焊盤，該探針卡具有主平面并且包括在該主平面上形成的第一數量的探針組，每個探針組具有多個探針，該探針的數量等于每個半導體芯片的焊盤的數量，該探針組被排列為預定圖形，通過如下方式得到該預定圖形假定單元區域，其中每個單元區域由至少一個芯片區域構成，該芯片區域的尺寸基本上等于一個半導體芯片；假定芯片組區域，其中每個芯片組區域由包括特定單元區域的第二數量的單元區域構成；其間無間隙地排列該芯片組區域，以覆蓋該圓片的尺寸，該排列的芯片組區域形成了虛擬覆蓋圖形；以及從虛擬覆蓋圖形中提取特定單元區域的排列，以限定提取出的排列作為預定圖形，該測試方法包括將探針卡與具有第三數量的信號線組的測試器相連接，該第三數量不小于該第一數量；重復地執行第二數量次數的預定處理，該預定處理包括通過利用該探針卡探測第四數量的半導體芯片一次，該第四數量不大于該第一數量；以及根據漢密爾頓路徑將該探針卡以預定距離移動一次，該漢密爾頓路徑具有第二數量的節點，該節點對應于每個單元區域的各芯片區域，該移動是從漢密爾頓路徑的當前節點至下一節點。
全文摘要
一種探針卡具有多個探針組，這些探針組排列為預定圖形。通過假設彼此相鄰排列的多個單元區域11－14形成芯片組區域來獲得預定圖形。該單元區域的數量等于索引的數量。包括在芯片組區域中的單元區域之一被限定為特定單元區域。其間無間隙地排列該芯片組區域，以覆蓋圓片的尺寸。該排列的芯片組區域形成虛擬覆蓋圖形。提取出特定單元區域的排列以形成預定的圖形。每個探針組被排列在對應于預定圖形的每個特定單元區域的位置上。
文檔編號G01R31/26GK101038302SQ20071008579
公開日2007年9月19日 申請日期2007年3月14日 優先權日2006年3月14日
發明者福島義德, 川真田陽介 申請人:爾必達存儲器株式會社