專利名稱：雙重現場儀器的制作方法
技術領域：
本發明涉及一種雙重現場儀器，其包括第一微處理器和執行相同運算處理的第二 微處理器，并且其通過核對第一微處理器的運算與第二微處理器的運算來檢測異常。要求于2009年12月17日提交的日本專利申請第2009-285836號的優先權，其全 部內容通過引用結合于此。
背景技術：
將在本申請的后文中引用或確定的所有專利、專利申請、專利公開、科技文章等的 全部內容均通過引用結合于此，以便更全面的描述本發明所屬的技術領域的狀態。首次公開號為2005-309913的日本未審查專利申請公開了一種發射機，其 包括基于傳感器測量值執行運算的運算系統。發射機對運算系統的結果執行逆運算 (inverse-operation)，以重新生成傳感器測量值。發射機對通過逆運算系統重新生成的傳 感器測量值與原始的傳感器測量值進行核對，以檢測異常。如果兩個傳感器測量值不一致， 則發射機能夠檢測到異常狀態。在一些情況下，逆運算系統不能重新生成傳感器測量值。例如，如果在該運算系統 中基于多個傳感器測量值來運算一個運算結果，則不能對逆運算系統進行配置。首次公開號為2006-209523的日本未審查專利申請公開了一種信息處理器，執行 相同的運算兩次，并向外部輸出一個運算結果。在該信息處理器中，兩個微處理器執行相同 的運算處理。任意步驟的運算結果或運算的附加信息都在兩個微處理器之間互換，以進行 核對。如果它們不一致，則信息處理器確定異常狀態，并向外部輸出異常通知信號。為了檢測各種異常并且為了快速地對其進行檢測，必須提高核對兩個微處理器之 間互換的信息的頻率。因此，增加了微處理器的負擔。
發明內容
一種雙重現場儀器可以包括第一微處理器，其包括第一地址總線和第一數據總 線，該第一微處理器執行第一運算處理；第二微處理器，其包括第二地址總線和第二數據總 線，該第二微處理器執行第二運算處理，該第二運算處理與第一運算處理相同；第一代碼分 析單元，其通過第一處理對第一地址總線和第一數據總線中的至少一個上的數據的歷史進 行壓縮和編碼，以生成第一代碼；第二代碼分析單元，其通過第二處理對第二地址總線和第 二數據總線中的至少一個上的數據的歷史進行壓縮和編碼，以生成第二代碼；以及第一核 對單元，其核對第一代碼和第二代碼，以確定第一代碼是否對應于第二代碼。第一處理可以與第二處理相同。當第一地址總線上的數據在特定地址區域中時，可以執行第一處理。當第二地址 總線上的數據在該特定地址區域中時，可執行第二處理。該特定地址區域可以是存儲器的地址區域，其存儲了對第一運算處理和第二運算 處理中的至少一個進行定義的程序。
第一代碼分析單元和第二代碼分析單元中的每一個都可以包括線性反饋移位寄存器。該雙重現場儀器可以進一步包括信號輸出單元。如果第一核對單元確定第一代碼 對應于第二代碼，則信號輸出單元可以輸出第一運算處理的第一運算結果和第二運算處理 的第二運算結果中的一個。如果第一核對單元確定第一代碼不對應于第二代碼，則信號輸 出單元可以輸出異常通知信號。該雙重現場儀器可以進一步包括第一信息互換單元，其從第一代碼分析單元接 收第一代碼，該第一信息互換單元從第二信息互換單元接收第二代碼，該第一信息互換單 元將第一代碼和第二代碼輸出到第一核對單元；第二信息互換單元，其從第二代碼分析單 元接收第二代碼，該第二信息互換單元從第一信息互換單元接收第一代碼，該第二信息互 換單元將第一代碼和第二代碼輸出到第二核對單元；以及第二核對單元，其從第二信息互 換單元接收第一代碼和第二代碼，該第二核對單元核對第一代碼和第二代碼，以確定該第 一代碼是否對應于該第二代碼。第一核對單元可以從第一信息互換單元接收第一代碼和第 二代碼。一種雙重現場儀器可以包括第一微處理器，其接收傳感器測量值，該第一微處理 器執行第一運算處理以生成第一輸出值，該第一微處理器輸出第一代碼；第二微處理器，其 接收所述傳感器測量值，該第二微處理器執行第二運算處理以生成第二輸出值，該第二微 處理器輸出第二代碼，第二運算處理與第一運算處理相同；第一信息互換單元，其從第一微 處理器接收第一代碼，該第一信息互換單元從第二信息互換單元接收第二代碼，該第一信 息互換單元將第一代碼和第二代碼輸出到第一核對單元；第二信息互換單元，其從第二微 處理器接收第二代碼，該第二信息互換單元從第一信息互換單元接收第一代碼，該第二信 息互換單元將第一代碼和第二代碼輸出到第二核對單元；第一核對單元，其從第一信息互 換單元接收第一代碼和第二代碼，該第一核對單元核對第一代碼和第二代碼，以確定第一 代碼是否對應于第二代碼；以及第二核對單元，其從第二信息互換單元接收第一代碼和第 二代碼，該第二核對單元核對第一代碼和第二代碼，以確定第一代碼是否對應于第二代碼。如果第一核對單元確定第一代碼不對應于第二代碼，則信號輸出單元可以輸出第 一不符(discr印ancy)檢測信號。如果第二核對單元確定第一代碼不對應于第二代碼，則 信號輸出單元可以輸出第二不符檢測信號。該雙重現場儀器可以進一步包括標準化信號輸出單元，其從第一微處理器接收第 一輸出值，該標準化信號輸出單元從第二微處理器接收第二輸出值，該標準化信號輸出單 元從第一核對單元接收第一不符檢測信號，該標準化信號輸出單元從第二核對單元接收第 二不符檢測信號，該標準化信號輸出單元輸出標準化信號電流。如果第一不符檢測信號和第二不符檢測信號都沒有被輸入到標準化信號輸出單 元，則標準化信號輸出單元可以基于第一微處理器的第一輸出值和來自第二微處理器的第 二輸出值中的至少一個輸出4-20mA的電流作為標準化信號電流。如果第一不符檢測信號和第二不符檢測信號中的至少一個輸入到標準化信號輸 出單元，則標準化信號輸出單元可以輸出預定的異常通知電流作為標準化信號電流。如果來自第一微處理器的第一輸出值不同于來自第二微處理器的第二輸出值，則 標準化信號輸出單元可以輸出預定的異常通知電流作為標準化信號電流。
第一微處理器可以包括第一 CPU，其執行第一運算處理；第一輸入輸出單元，其 接收傳感器測量值，該第一輸入輸出單元輸出第一輸出值；第一存儲器，其存儲執行第一運 算處理的第一程序；第一代碼分析單元，其輸出第一總線觀測代碼；第一地址總線，其連接 在第一 CPU、第一輸入輸出單元、第一存儲器和第一代碼分析單元之間；第一數據總線，其 連接在第一 CPU、第一輸入輸出單元、第一存儲器和第一代碼分析單元之間。第二微處理器 可以包括第二 CPU，其執行第二運算處理；第二輸入輸出單元，其接收所述傳感器測量值， 該第二輸入輸出單元輸出第二輸出值；第二存儲器，其存儲執行第二運算處理的第二程序； 第二代碼分析單元，其輸出第二總線觀測代碼；第二地址總線，其連接在第二 CPU、第二輸 入輸出單元、第二存儲器和第二代碼分析單元之間；第二數據總線，其連接在第二 CPU、第 二輸入輸出單元、第二存儲器和第二代碼分析單元之間。第一 CPU可以輸出第一總線時鐘。第一代碼分析單元可以接收第一總線時鐘。第 二 CPU可以輸出第二總線時鐘。第二代碼分析單元可以接收第二總線時鐘。第一代碼分析單元可以讀取第一地址總線和第一數據總線上的第一數據。第一 代碼分析單元可以基于第一總線時鐘對第一數據進行編碼和壓縮，以生成第一總線觀測代 碼。第二代碼分析單元可以讀取第二地址總線和第二數據總線上的第二數據。第二代碼分 析單元可以基于第二總線時鐘對第二數據進行編碼和壓縮，以生成第二總線觀測代碼。第一代碼分析單元可以將第一地址總線和第一數據總線每一個中的數據模式 (data pattern)的改變歷史輸出為第一總線觀測代碼。第二代碼分析單元可以將在第二地 址總線和第二數據總線每一個中的數據模式的改變歷史輸出為第二總線觀測代碼。第一總 線觀測代碼和第二總線觀測代碼可以是串行位流代碼。如果第一地址總線上的數據在第一特定地址區域內，則第一代碼分析單元可以對 第一數據進行編碼和壓縮。如果第二地址總線上的數據在第二特定地址區域內，則第二代 碼分析單元可以對第二數據進行編碼和壓縮。第一代碼分析單元和第二代碼分析單元中的每一個都可以包括線性反饋移位寄存器。
通過以下結合附圖的特定優選實施例的描述，本發明的以上特征和優點將變得清 楚，其中圖1是示出了根據本發明第一優選實施例的雙重現場儀器的配置的框圖；圖2是示出了圖1的第一微處理器和第二微處理器的配置的框圖；以及圖3是示出了當僅對特定地址區域中的數據進行編碼時圖1的第一代碼分析單元 和第二代碼分析單元的運算的流程圖。
具體實施例方式本發明的雙重現場儀器可以高精確度且高速地檢測異常，同時降低微處理器的負 擔。在本發明的雙重現場儀器中，對兩個微處理器中的地址總線或數據總線上的多位 數據的每個歷史進行壓縮并編碼，以生成代碼。然后，核對所生成的代碼。減輕了微處理器的負擔。可以高精確度且高速地檢測異常。現在將參照示出的實施例描述本發明。本領域技術人員應當了解可以使用本發 明的教導實現各種可替換實施例，并且本發明并不限于文中所示的用于說明目的的各實施 例。下面將描述本發明的第一優選實施例。圖1是示出了根據本發明第一優選實施例 的雙重現場儀器的配置的框圖。雙重現場儀器包括測量傳感器3、第一運算單元10、第二運算單元20和標準化信 號輸出單元4。測量傳感器3輸出傳感器測量值。第一運算單元10和第二運算單元20基 于從測量傳感器3輸出的傳感器測量值執行相同的運算。標準化信號輸出單元4基于從第 一運算單元10和第二運算單元20輸出的信號和輸出值來輸出單個信號作為標準化信號電 流。測量傳感器3包括傳感器單元和測量電路。傳感器單元測量諸如溫度和壓力的物 理量。測量電路將傳感器單元的輸出信號轉換為數字值，并將其作為傳感器測量值輸出。第一運算單元10和第二運算單元20具有相同的配置。第一運算單元10包括第一微處理器11、第一信息互換單元12、和第一核對單元 13。第一微處理器11從測量傳感器3接收傳感器測量值，并執行上述操作以將總線觀測代 碼A輸出到第一信息互換單元12并向標準化信號輸出單元4輸出第一輸出值。第一信息 互換單元12從第一微處理器11接收總線觀測代碼A，并將總線觀察代碼A輸出至第一核對 單元13和第二運算單元20中的第二信息互換單元22。此外，第一信息互換單元12從第 二信息互換單元22接收總線觀測代碼B，并將該總線觀測代碼B輸出到第一核對單元13。 即，第一信息互換單元12執行代碼互換。第一核對單元13從第一信息互換單元12接收總 線觀察代碼A和總線觀察代碼B，并核對總線觀察代碼A與總線觀察代碼B。如果總線觀察 代碼A不對應于總線觀察代碼B，則第一核對單元13向標準化信號輸出單元4輸出第一不 符檢測信號。以相同的方式，第二運算單元20包括第二微處理器21、第二信息互換單元22、和 第二核對單元23。第二微處理器21從測量傳感器3接收傳感器測量值，并執行上述操作 以將總線觀測代碼B輸出到第二信息互換單元22，并向標準化信號輸出單元4輸出第二輸 出值。第二信息互換單元22從第二微處理器21接收總線觀測代碼B，并將總線觀察代碼B 輸出至第二核對單元23和第一運算單元10中的第一信息互換單元12。此外，第二信息互 換單元22從第一信息互換單元12接收總線觀測代碼A，并將該總線觀測代碼A輸出到第二 核對單元23。即，第二信息互換單元22執行代碼互換。第二核對單元23從第二信息互換 單元22接收總線觀察代碼A和總線觀察代碼B，并核對總線觀察代碼A與總線觀察代碼B。 如果總線觀察代碼A不對應于總線觀察代碼B，則第二核對單元23向標準化信號輸出單元 4輸出第二不符檢測信號。圖2是示出了第一微處理器11和第二微處理器12的配置的框圖。第一微處理器 11和第二微處理器21具有相同的配置。第一微處理器11包括第一CPU 11a、第一輸入輸出單元lib、第一存儲器11c、和第 一代碼分析單元lid。第一 CPU 11a、第一輸入輸出單元lib、第一存儲器11c、和第一代碼 分析單元Ild彼此通過地址總線Ba和數據總線Bd連接。第一 CPU Ila將總線時鐘輸出至第一輸入輸出單元lib、第一存儲器11c、和第一代碼分析單元lid。第一輸入輸出單元lib 控制第一 CPU Ila與第一微處理器11外部之間的數據輸入和數據輸出。第一輸入輸出單 元lib從測量傳感器3接收傳感器測量值，并將第一輸出值輸出到標準化信號輸出單元4。 在運算期間，第一 CPU Ila對存儲在第一存儲器lie中的數據進行讀取和寫入。第一代碼 分析單元Ild對地址總線Ba和數據總線Bd上的數據進行接收和編碼，并將總線觀測代碼 A輸出到第一信息互換單元12。以相同的方式，第二微處理器21包括第二 CPU 21a、第二輸入輸出單元21b、第二 存儲器21c、和第二代碼分析單元21d。第二 CPU21a、第二輸入輸出單元21b、第二存儲器 21c、和第二代碼分析單元21d彼此通過地址總線Ba和數據總線Bd連接。第二 CPU 21a將 總線時鐘輸出至第二輸入輸出單元21b、第二存儲器21c、和第二代碼分析單元21d。第二 輸入輸出單元21b控制第二 CPU 21a與第二微處理器21外部之間的數據輸入和數據輸出。 第二輸入輸出單元21b從測量傳感器3接收傳感器測量值，并將第二輸出值輸出到標準化 信號輸出單元4。在運算期間，第二 CPU 21a對存儲在第二存儲器21c中的數據進行讀取和 寫入。第二代碼分析單元21d對地址總線Ba和數據總線Bd上的數據進行接收和編碼，并 將總線觀測代碼B輸出到第二信息互換單元22。接下來，將描述根據本發明第一優選實施例的雙重現場儀器的操作。來自測量傳感器3的傳感器測量值被輸入到第一微處理器11和第二微處理器21。 第一微處理器11和第二微處理器21分別基于所述傳感器測量值執行相同的運算。第一微 處理器11將運算結果作為第一輸出值輸出至標準化信號輸出單元4。第二微處理器21將 運算結果作為第二輸出值輸出至標準化信號輸出單元4。第一CPU Ila通過第一輸入輸出單元lib接收傳感器測量值。然后，第一 CPU Ila 基于存儲在第一存儲器Ilc中的程序進行運算，并通過第一輸入輸出單元lib將運算結果 輸出至標準化信號輸出單元4。第一代碼分析單元Ild讀取地址總線Ba和數據總線Bd上 的數據。然后，第一代碼分析單元Ild在每個總線時鐘處對數據進行編碼和壓縮，以將其作 為總線觀測代碼A進行輸出。類似地，第二 CPU 21a通過第二輸入輸出單元21b接收傳感器測量值。然后，第二 CPU 21a基于存儲在第二存儲器21c中的程序進行運算，并通過第二輸入輸出單元21b將運 算結果輸出至標準化信號輸出單元4。第二代碼分析單元21d讀取地址總線Ba和數據總 線Bd上的數據。然后，第二代碼分析單元21d在每個總線時鐘處對數據進行編碼和壓縮， 以將其作為總線觀測代碼B進行輸出。第一代碼分析單元Ild和第二代碼分析單元21d可以具有包括線性反饋移位寄存 器的一般配置。第一代碼分析單元Iid將每條總線中的數據模式的改變歷史輸出為總線觀 測代碼A。類似地，第二代碼分析單元21d將每條總線中的數據模式的改變歷史輸出為總線 觀測代碼B。數據模式為多位信號模式。總線觀測代碼A和總線觀測代碼B為串行位流的 代碼。每條總線中的數據模式的歷史可以在不影響第一 CPU Ila和第二 CPU 21a的處理的 情況下進行觀測。例如，可以通過在“^Testing by feedback shift register”，1980年7 月IEEEiTransactions on Computers第C-四卷編號7第668-673頁中公開的一般方法來 執行每條總線中的數據模式的編碼。由第一信息互換單元12接收從第一代碼分析單元Ild輸出的總線觀測代碼A。由第二信息互換單元22接收從第二代碼分析單元21d輸出的總線觀測代碼B。分別通過第一 信息互換單元12和第二信息互換單元22對總線觀測代碼A和總線觀測代碼B進行互換。 第一信息互換單元12使總線觀測代碼A與總線觀測代碼B同步。第二信息互換單元22使 總線觀測代碼B與總線觀測代碼A同步。第一信息互換單元12將同步的總線觀測代碼A和同步的總線觀測代碼B輸出到 第一核對單元13。第二信息互換單元22將同步的總線觀測代碼A和同步的總線觀測代碼 B輸出到第二核對單元23。第一核對單元13比較同步的總線觀測代碼A與同步的總線觀測代碼B，以檢測同 步的總線觀測代碼A與同步的總線觀測代碼B之間的不相符。第二核對單元23比較同步 的總線觀測代碼B與同步的總線觀測代碼A，以檢測同步的總線觀測代碼A與同步的總線觀 測代碼B之間的不相符。如果第一核對單元13檢測到不相符，則第一核對單元13向標準化信號輸出單元4 輸出第一不符檢測信號。如果第二核對單元23檢測到不相符，則第二核對單元23向標準 化信號輸出單元4輸出第二不符檢測信號。如果第一不符檢測信號和第二不符檢測信號都沒有被輸入到標準化信號輸出單 元4，則標準化信號輸出單元4基于來自第一微處理器11的第一輸出值或來自第二微處理 器21的第二輸出值或者基于第一輸出值和第二輸出值兩者，輸出標準4-20mA電流回路信 號作為標準化信號電流。如果第一不符檢測信號和第二不符檢測信號中的至少一個被輸入到標準化信號 輸出單元4，則標準化信號輸出單元4輸出預定的異常通知電流作為標準化信號電流。從 而通知出現異常。在本發明的第一優選實施例中，設置兩個信息互換單元和兩個核對單元。 因此，也可以檢測在信息互換單元和核對單元中的處理異常。當第一不符檢測信號和第二不符檢測信號都沒有被輸入到標準化信號輸出單元4 時，如果來自第一微處理器11的第一輸出值不同于來自第二微處理器21的第二輸出值，則 標準化信號輸出單元4會輸出異常通知電流。如上所述，根據本發明第一優選實施例的雙重現場儀器對執行相同運算處理的兩 個微處理器的CPU總線的歷史進行壓縮和編碼，以生成代碼，并且核對該代碼以接下來確 定運算處理是否出現異常。因此，可以高精確度且高速地檢測運算處理中的異常。不必將互換信息或對被互換的信息進行核對的附加處理添加到運算處理的程序 中。因此，減輕了微處理器的負擔，并且可以避免運算處理中處理能力的下降。對核對由代碼分析單元生成的代碼進行核對。因此，待核對的信息量少于直接核 對CPU總線的數據的情況。因此，可以實現功耗的降低和系統成本的削減。可以使得進行核對的區域小于核對每個運算步驟處的運算結果的情況。因此，可 以提高檢測異常中的精確程度。根據本發明第一優選實施例的雙重現場儀器基于CPU的地址總線和數據總線上 的數據連續執行編碼。被編碼的總線的信息可以被限定為特定地址。對由兩個微處理器執行的運算處理進行定義的第一程序和對其他處理進行定義 的第二程序可以被分別存儲在存儲器上。即，存儲第一程序的地址區域和存儲第二程序的 地址區域是分離的。因此，可以僅對存儲第一程序的地址區域中的數據進行編碼。
圖3是示出了當僅對特定地址區域中的數據進行編碼時第一代碼分析單元Ild和 第二代碼分析單元21d的操作的流程圖。特定地址區域是存儲對由兩個微處理器執行的運 算處理進行定義的第一程序的地址區域。在圖3的步驟Sl中，第一代碼分析單元Ild和第二代碼分析單元21d分別基于總 線時鐘在定時時刻從地址總線和數據總線獲取數據。接下來，在步驟S2中，第一代碼分析單元Ild和第二代碼分析單元21d分別確定 從地址總線獲取的數據是否在特定地址區域中。如果從地址總線獲取的數據在特定區域 中，則執行步驟S3。如果從地址總線獲取的數據不在特定區域中，則返回步驟Si。在步驟S3中，通過第一代碼分析單元Ild和第二代碼分析單元21d對從地址總線 和數據總線獲取的數據(即在步驟Sl中獲取的數據)進行壓縮和編碼來生成代碼，然后返 回步驟Si。如上所述，在圖3的處理中，僅當從地址總線獲取的數據在特定地址區域內時才 執行編碼。不必同步執行所有的運算處理。只需同步執行對應于第一程序的運算處理。因 此，可以容易地執行同步處理。例如，執行編碼運算的第一系列處理和無需編碼運算的第二 系列處理可以以恒定周期交替重復。因此，可以容易地檢測處理的該階段。可以減少執行 同步處理的負擔。待編碼的總線上的數據受到限制，并且兩個微處理器可以分別執行除第一程序之 外的不同處理。如上所述，在本發明的雙重現場儀器中，兩個微處理器的地址總線和數據總線上 的多位數據的歷史被分別進行壓縮和編碼，以生成代碼。然后，核對生成的代碼。因此，減 輕了微處理器的負擔。可以以高精確度和高速地檢測異常。如文中所使用的，下列方向術語“向前、向后、向上、向下、垂直、水平、下面、和橫 向”以及任何其他相似的方向術語指明了裝配有本發明的設備的方向。因此，如描述本發明 所使用的這些術語應當相對于裝配有本發明的設備來解釋。術語“配置”被用于描述裝置的組件、部分或部件，其包括被構造和/或編程以執 行期望功能的硬件和/或軟件。此外，在權利要求中被表述為“裝置加功能”的術語應當包括可用于實現本發明該 部分的功能的任何結構。如文中所使用的例如“基本上”、“大約”、“接近”、“約”的程度術語表示使得最終結 果不會有顯著改變的修飾的術語的合理偏移量。例如，如果偏差不會否定其修飾的詞的含 義，則這些術語可以被解釋為包括被修飾的術語的至少士5%的偏差。術語“單元”被用于描述被構造和/或編程以執行期望功能的硬件和/或軟件的 組件、部分或部件。所述硬件的典型實例可以包括但不限于裝置和電路。雖然已經如上描述并示出了本發明的優選實施例，但應當理解，這些優選實施例 是本發明的實例并且這些優選實施例不應被認為構成限制。在不背離本發明的范圍的情況 下可以進行增加、省略、替換和其他更改。本發明可以應用于包括執行相同運算處理的兩個 微處理器、并通過核對兩個微處理器的運算處理來檢測異常的任何雙重現場儀器。因此，本 發明不應被理解為限于上述描述，而是僅通過權利要求的范圍來限定。
權利要求
1.一種雙重現場儀器，包括第一微處理器，其包括第一地址總線和第一數據總線，所述第一微處理器執行第一運 算處理；第二微處理器，其包括第二地址總線和第二數據總線，所述第二微處理器執行第二運 算處理；第一代碼分析單元，其通過第一處理對所述第一地址總線和所述第一數據總線中的至 少一個上的數據的歷史進行壓縮和編碼，以生成第一代碼；第二代碼分析單元，其通過第二處理對所述第二地址總線和所述第二數據總線中的至 少一個上的數據的歷史進行壓縮和編碼，以生成第二代碼；以及第一核對單元，其核對所述第一代碼與所述第二代碼，以確定所述第一代碼是否對應 于所述第二代碼。
2.根據權利要求1所述的雙重現場儀器，其中，所述第一處理與所述第二處理相同。
3.根據權利要求1所述的雙重現場儀器，其中當所述第一地址總線上的數據在特定地址區域內時執行所述第一處理，并且當所述第二地址總線上的數據在所述特定地址區域內時執行所述第二處理。
4.根據權利要求3所述的雙重現場儀器，其中所述特定地址區域為存儲器的地址區域，其存儲了對所述第一運算處理和所述第二運 算處理中的至少一個運算處理進行定義的程序。
5.根據權利要求1所述的雙重現場儀器，其中所述第一代碼分析單元和所述第二代碼分析單元中的每一個都包括線性反饋移位寄存器。
6.根據權利要求1所述的雙重現場儀器，進一步包括信號輸出單元，并且其中如果所述第一核對單元確定所述第一代碼對應于所述第二代碼，則所述信號輸出單元 輸出所述第一運算處理的第一運算結果和所述第二運算處理的第二運算結果中的一個，并 且其中如果所述第一核對單元確定所述第一代碼不對應于所述第二代碼，則所述信號輸出單 元輸出異常通知信號。
7.根據權利要求1所述的雙重現場儀器，進一步包括第一信息互換單元，其接收來自所述第一代碼分析單元的所述第一代碼，所述第一信 息互換單元接收來自第二信息互換單元的所述第二代碼，所述第一信息互換單元將所述第 一代碼和所述第二代碼輸出到所述第一核對單元；第二信息互換單元，其接收來自所述第二代碼分析單元的所述第二代碼，所述第二信 息互換單元接收來自第一信息互換單元的所述第一代碼，所述第二互換單元將所述第一代 碼和所述第二代碼輸出到第二核對單元；以及第二核對單元，其從所述第二信息互換單元接收所述第一代碼和所述第二代碼，所述 第二核對單元核對所述第一代碼與所述第二代碼，以確定所述第一代碼是否對應于所述第 二代碼，并且其中，所述第一核對單元接收來自所述第一信息互換單元的所述第一代碼和所述第二 代碼。
8.—種雙重現場儀器，包括第一微處理器，其接收傳感器測量值，所述第一微處理器執行第一運算處理，以生成第 一輸出值，所述第一微處理器輸出第一代碼；第二微處理器，其接收所述傳感器測量值，所述第二微處理器執行第二運算處理，以生 成第二輸出值，所述第二微處理器輸出第二代碼，所述第二運算處理與所述第一運算處理 相同；第一信息互換單元，其接收來自所述第一微處理器的所述第一代碼，所述第一信息互 換單元接收來自第二信息互換單元的所述第二代碼，所述第一信息互換單元將所述第一代 碼和所述第二代碼輸出到第一核對單元；第二信息互換單元，其接收來自所述第二微處理器的所述第二代碼，所述第二信息互 換單元接收來自所述第一信息互換單元的所述第一代碼，所述第二信息互換單元將所述第 一代碼和所述第二代碼輸出到第二核對單元；第一核對單元，其接收來自所述第一信息互換單元的所述第一代碼和所述第二代碼， 所述第一核對單元核對所述第一代碼與所述第二代碼，以確定所述第一代碼是否對應于所 述第二代碼；以及第二核對單元，其接收來自所述第二信息互換單元的所述第一代碼和所述第二代碼， 所述第二核對單元核對所述第一代碼與所述第二代碼，以確定所述第一代碼是否對應于所 述第二代碼。
9.根據權利要求8所述的雙重現場儀器，其中如果所述第一核對單元確定所述第一代碼不對應于所述第二代碼，則所述第一核對單 元輸出第一不符檢測信號，并且如果所述第二核對單元確定所述第一代碼不對應于所述第二代碼，則所述第二核對單 元輸出第二不符檢測信號。
10.根據權利要求9所述的雙重現場儀器，進一步包括標準化信號輸出單元，其接收來自所述第一微處理器的所述第一輸出值，所述標準化 信號輸出單元接收來自所述第二微處理器的所述第二輸出值，所述標準化信號輸出單元接 收來自所述第一核對單元的所述第一不符檢測信號，所述標準化信號輸出單元接收來自 所述第二核對單元的所述第二不符檢測信號，所述標準化信號輸出單元輸出標準化信號電流。
11.根據權利要求10所述的雙重現場儀器，其中如果所述第一不符檢測信號和所述第二不符檢測信號都沒有被輸入到所述標準化信 號輸出單元，則所述標準化信號輸出單元基于所述第一微處理器的所述第一輸出值和來自 所述第二微處理器的所述第二輸出值中的至少一個輸出4-20mA的電流作為所述標準化信 號電流。
12.根據權利要求10所述的雙重現場儀器，其中如果所述第一不符檢測信號和所述第二不符檢測信號中的至少一個被輸入到所述標 準化信號輸出單元，則所述標準化信號輸出單元輸出預定的異常通知電流作為所述標準化 信號電流。
13.根據權利要求10所述的雙重現場儀器，其中如果來自所述第一微處理器的所述第一輸出值不同于來自所述第二微處理器的所述 第二輸出值，則所述標準化信號輸出單元輸出預定的異常通知電流作為所述標準化信號電流。
14.根據權利要求8所述的雙重現場儀器，其中 所述第一微處理器包括第一 CPU，其執行所述第一運算處理；第一輸入輸出單元，其接收所述傳感器測量值，所述第一輸入輸出單元輸出所述第一 輸出值；第一存儲器，其存儲執行所述第一運算處理的第一程序； 第一代碼分析單元，其輸出所述第一總線觀測代碼；第一地址總線，其連接在所述第一 CPU、所述第一輸入輸出單元、所述第一存儲器和所 述第一代碼分析單元之間；以及第一數據總線，其連接在所述第一 CPU、所述第一輸入輸出單元、所述第一存儲器和所 述第一代碼分析單元之間；并且 所述第二微處理器包括 第二 CPU，其執行所述第二運算處理；第二輸入輸出單元，其接收所述傳感器測量值，所述第二輸入輸出單元輸出所述第二 輸出值；第二存儲器，其存儲執行所述第二運算處理的第二程序； 第二代碼分析單元，其輸出所述第二總線觀測代碼；第二地址總線，其連接在所述第二 CPU、所述第二輸入輸出單元、所述第二存儲器和所 述第二代碼分析單元之間；以及第二數據總線，其連接在所述第二 CPU、所述第二輸入輸出單元、所述第二存儲器和所 述第二代碼分析單元之間。
15.根據權利要求14所述的雙重現場儀器，其中所述第一 CPU輸出第一總線時鐘，所述第一代碼分析單元接收所述第一總線時鐘， 所述第二 CPU輸出第二總線時鐘，所述第二代碼分析單元接收所述第二總線時鐘。
16.根據權利要求15所述的雙重現場儀器，其中所述第一代碼分析單元讀取所述第一地址總線和所述第一數據總線上的第一數據，所 述第一代碼分析單元基于所述第一總線時鐘對所述第一數據進行編碼和壓縮，以生成所述 第一總線觀測代碼，所述第二代碼分析單元讀取所述第二地址總線和所述第二數據總線上的第二數據，所 述第二代碼分析單元基于所述第二總線時鐘對所述第二數據進行編碼和壓縮，以生成所述 第二總線觀測代碼。
17.根據權利要求14所述的雙重現場儀器，其中所述第一代碼分析單元輸出所述第一地址總線和所述第一數據總線每一個中的數據 模式的改變歷史，作為所述第一總線觀測代碼，所述第二代碼分析單元輸出所述第二地址總線和所述第二數據總線每一個中的數據 模式的改變歷史，作為所述第二總線觀測代碼，并且所述第一總線觀測代碼和所述第二總線觀測代碼為是串行位流代碼。
18.根據權利要求16所述的雙重現場儀器，其中如果所述第一地址總線上的數據在第一特定地址區域內，則所述第一代碼分析單元對 所述第一數據進行編碼和壓縮，并且如果所述第二地址總線上的數據在第二特定地址區域內，則所述第二代碼分析單元對 所述第二數據進行編碼和壓縮。
19.根據權利要求14所述的雙重現場儀器，其中所述第一代碼分析單元和所述第二代碼分析單元中的每一個都包括線性反饋移位寄存器。
全文摘要
一種雙重現場儀器可以包括第一微處理器，其包括第一地址總線和第一數據總線，并執行第一運算處理；第二微處理器，其包括第二地址總線和第二數據總線，并執行與第一運算處理相同的第二運算處理；第一代碼分析單元，其對第一地址總線和第一數據總線的至少一個上的數據的歷史進行壓縮和編碼，以生成第一代碼；第二代碼分析單元，其對第二地址總線和第二數據總線的至少一個上的數據的歷史進行壓縮和編碼，以生成第二代碼；以及第一核對單元，其核對第一代碼和第二代碼，以確定第一代碼是否對應于第二代碼。
文檔編號G06F11/16GK102103531SQ20101059952
公開日2011年6月22日 申請日期2010年12月14日 優先權日2009年12月17日
發明者加藤大 申請人:橫河電機株式會社