一種高速板卡疊層的優化設計方法與流程

本發明涉及一種高速板卡疊層的優化設計方法，屬于服務器主板設計技術領域。

背景技術：

伴隨著云計算的到來，服務器的發展迅速崛起，在服務器的設計中，信號速率越來越高，高速信號對信號完整性的需求也在不斷提升。隨著服務器行業的發展，競爭愈發激烈。

在高速板卡設計中，高速信號質量管控，一直是設計者關注的問題，尤其是阻抗的管控，阻抗的偏大或偏小，都會因此會帶來阻抗不連續的一系列問題，其中在疊層設計中，如圖3所示，由于空氣、溫度、濕度、綠油的影響，對表層信號走線的阻抗影響很嚴重，因此表層信號走線的阻抗管控就更難；不僅如此，表層走線會帶來電磁輻射的影響，影響系統emi，因此很多設計者偏向于將高速信號布線在內層，但是會浪費表層可布線空間，造成設計成本的浪費。

為了解決以上技術問題，迫切需要一種新的優化高速板卡疊層的設計方法。

技術實現要素：

針對上述技術的不足，本發明提供了一種高速板卡疊層的優化設計方法，其能夠解決傳統技術存在的表層走線阻抗難以管控、電磁輻射嚴重的問題。

本發明解決其技術問題采取的技術方案是：

本發明的一種高速板卡疊層的優化設計方法，其特征是，首先將高速板卡疊層制作為疊層模塊，然后將不同的疊層模塊進行封裝成線路板。

進一步地，所述疊層模塊采用順序為gnd層-信號層-信號層-gnd層的疊層結構，其具體制作過程為：將兩個信號層分別設置在芯板的上下兩側，然后將兩個gnd層通過半固化片設置在兩個信號層的外側。

進一步地，所述疊層模塊的兩個信號和兩個gnd層均采用對稱結構。

進一步地，所述疊層模塊的gnd層采用銅箔薄片。

進一步地，所述的優化設計方法包括以下步驟：

步驟1，確定高速板卡所需要的疊層模塊數量；

步驟2，如果需要多個疊層模塊，則多個疊層模塊相互之間設置芯板進行組合；

步驟3，在組合后疊層模塊的外表面敷設阻焊層。

進一步地，所述高速板卡的內層走線層面采用dual模式走線方式。

本發明提供的一種4*n層高速板卡疊層的優化設計方法，其特征是，包括以下步驟：

步驟s1，制作為疊層模塊,所述疊層模塊采用順序為gnd層-信號層-信號層-gnd層的疊層結構，其具體制作過程為：將兩個信號層分別設置在芯板的上下兩側，然后將兩個gnd層通過半固化片設置在兩個信號層的外側；

步驟s2，確定高速板卡所需要的疊層模塊數量n；

步驟s3，將n個疊層模塊相互之間設置芯板進行封裝組合；

步驟s4，在封裝組合后疊層模塊的外表面敷設阻焊層。

進一步地，所述疊層模塊的兩個信號和兩個gnd層均采用對稱結構。

進一步地，所述疊層模塊的gnd層采用銅箔薄片。

進一步地，所述4*n層高速板卡的內層走線層面采用dual模式走線方式。

本發明的有益效果是：本發明中的優化高速板卡疊層的設計方法，在高速板卡設計中，避免高速板表層走線帶來的阻抗難以管控、電磁輻射嚴重等影響，與原始設計相比，同樣的板厚與疊層，可設計同樣的布線層與gnd層面，避免了表層走線，解決了表層走線阻抗難以管控、電磁輻射嚴重的問題；同時表層沒有走線，更使得pcb板美觀；同時起到不泄露布線分布的問題，起到保密的作用。

與現有技術相比，本發明具有以下特點：

1)、本發明與現有技術設計相比，對于具有同樣板厚與疊層的高速板卡，可設計同樣的布線層與gnd層面，避免了表層走線，解決了表層走線阻抗難以管控、電磁輻射嚴重的問題。

2)、本發明將表層走線設計為gnd平面，表層沒有走線，更使得板卡更美觀；

3)、本發明通過將信號層設置在gnd層內側，起到不泄露布線分布的問題，起到保密的作用。

4)、內層走線采用dual模式走線方式，增加走線層面，使得走線層面、gnd層面和原始設計一樣多的情況下確保了走線和回流層面的完整性。

附圖說明

下面結合說明書附圖對本發明進行說明。

圖1為本發明的一具體實施例的流程圖；

圖2為本發明的另一具體實施例的流程圖；

圖3為現有技術的8層板高速板卡鏈路疊層設計示意圖；

圖4為本發明的8層板高速板卡鏈路疊層設計示意圖。

具體實施方式

為能清楚說明本方案的技術特點，下面通過具體實施方式，并結合其附圖，對本發明進行詳細闡述。下文的公開提供了許多不同的實施例或例子用來實現本發明的不同結構。為了簡化本發明的公開，下文中對特定例子的部件和設置進行描述。此外，本發明可以在不同例子中重復參考數字和/或字母。這種重復是為了簡化和清楚的目的，其本身不指示所討論各種實施例和/或設置之間的關系。應當注意，在附圖中所圖示的部件不一定按比例繪制。本發明省略了對公知組件和處理技術及工藝的描述以避免不必要地限制本發明。

實施例1

本發明的一種高速板卡疊層的優化設計方法，它首先將高速板卡疊層制作為疊層模塊，然后將不同的疊層模塊進行封裝成線路板。

進一步地，如圖4所示，所述疊層模塊采用順序為gnd層-信號層-信號層-gnd層的疊層結構，其具體制作過程為：將兩個信號層分別設置在芯板的上下兩側，然后將兩個gnd層通過半固化片設置在兩個信號層的外側。

進一步地，所述疊層模塊的兩個信號和兩個gnd層均采用對稱結構。

進一步地，所述疊層模塊的gnd層采用銅箔薄片。

進一步地，如圖1所示，所述的優化設計方法包括以下具體步驟：

步驟1，確定高速板卡所需要的疊層模塊數量；

步驟2，如果需要多個疊層模塊，則多個疊層模塊相互之間設置芯板進行組合；

步驟3，在組合后疊層模塊的外表面敷設阻焊層。

進一步地，所述高速板卡的內層走線層面采用dual模式走線方式，增加走線層面，確保了走線和回流層面的完整性。

實施例2

如圖2和圖4所示，本發明提供的一種4*n層高速板卡疊層的優化設計方法，它包括以下步驟：

步驟s1，制作為疊層模塊,所述疊層模塊采用順序為gnd層-信號層-信號層-gnd層的疊層結構，其具體制作過程為：將兩個信號層(即signal)分別設置在芯板的上下兩側，然后將兩個gnd層(即gnd)通過半固化片(即prepreg)設置在兩個信號層的外側；

步驟s2，確定高速板卡所需要的疊層模塊數量n；

步驟s3，將n個疊層模塊相互之間設置芯板(即core)進行封裝組合；

步驟s4，在封裝組合后疊層模塊的外表面敷設阻焊層(即soldermask)。

進一步地，所述疊層模塊的兩個信號和兩個gnd層均采用對稱結構。

進一步地，所述疊層模塊的gnd層采用銅箔薄片。

進一步地，所述4*n層高速板卡的內層走線層面采用dual模式走線方式。

針對高速板卡鏈路疊層，常用的1.6mm板厚，8層板設計，傳統的高速板卡鏈路疊層設計如圖3所示，即存在表層走線，也就是信號層-gnd層-信號層-gnd層-gnd層-信號層-gnd層-信號層。

而本發明的高速板卡鏈路疊層設計如圖4所示。同樣的板厚和8層板設計，本發明將表層全部鋪銅作為gnd，走線層都為內層，也就是gnd層-信號層-信號層-gnd層-gnd層-信號層-信號層-gnd層，與原始疊層相比，同樣的存在4層信號層，4層gnd層，避免了表層走線，解決了表層走線阻抗難以管控、電磁輻射嚴重的問題，同時表層沒有走線，更使得pcb板美觀，同時起到不泄露布線分布的問題，起到保密的作用。

本發明與現有技術設計相比，同樣的板厚與疊層，可設計同樣的布線層與gnd層面，避免了表層走線，解決了表層走線阻抗難以管控、電磁輻射嚴重的問題，同時表層沒有走線，更使得pcb板美觀，同時起到不泄露布線分布的問題，起到保密的作用。

以上所述只是本發明的優選實施方式，對于本技術領域的普通技術人員來說，在不脫離本發明原理的前提下，還可以做出若干改進和潤飾，這些改進和潤飾也被視為本發明的保護范圍。