可編程相變材料結構及其形成方法

專利名稱：可編程相變材料結構及其形成方法
可編程相變材料結構及其形成方法技術領域
、賴、鉺、鐿 等)的沉積，繼之以高溫退火在多晶硅上形成。與硅接觸的金屬層的 部分在退火期間與硅反應從而形成導電硅化物金屬層。因為這是相對 于硅的自對準過程，所以它在本領域中也稱作"自對準硅化(salicide )，， 過程。[0029在硅化物金屬形成之后， 一層PCM214在相對于導線結 構208的方向通常垂直的方向上在加熱器元件上形成，如圖2(b)中最 佳看到的。PCM214的擴展部分215沿著與導線結構208相鄰的絕緣 層204擴展，以便提供eFUSE器件的功能部分的接觸點(也就是可 以感測熔絲編程狀態的點)。特別地， 一旦級間電介質(ILD)層218(圖2(a)中沒有顯示)在結構上形成，擴展部分215提供導電通孔216 可以隨后限定于其上的表面。另外的通孔216也在加熱器電極206上 形成，以便使得加熱電流流過導線結構208。更詳細地說明形成步驟 以及實例處理條件的順序處理視圖在下文呈現。[0030圖3是根據本發明另一種實施方案，結合實例感測電路 300說明圖2的可編程eFUSE結構200的操作的示意圖。加熱器電路 (由電極206和連接導線結構208限定)通過編程FET 302連接在電 源Vpp與大地之間，編程FET302具有施加到其柵極端子的控制信號 V—gate。在導線結構208上形成的PCM層214具有(通過通孔216 ) 連接到感測反相器304的輸入節點，以及通過參考電阻器RO連接到 大地的擴展部分215。0031在圖3中，最初假設通過初始形成或者具體編程為結晶 態，導線結構218上的PCM層214的部分處于低電阻態。在熔絲器 件200的狀態感測期間，去激勵FET302，從而將加熱器陽極與大地 隔離。因為整個PCM層214處于導電(低電阻態)中，施加到加熱 器陽極的電源電壓Vpp也耦連到PCM層214的擴展部分215，從而跨 越參考電阻器RO而建立。因為這種電壓(或者適合于與感測邏輯一 起使用的其他轉換后電壓)表示反相器304的輸入節點處的邏輯高電 壓，感測輸出將是邏輯低(大地)值。00321為了將PCM層214轉變成絕緣態，驟冷或復位操作，編 程晶體管302 (例如NFET)由Vgate上相對高的輸入電壓激勵以輸送 高電流，繼之以晶體管302的快速關閉。 一旦斷開通過加熱器的電流， 熱量通過多晶硅快速傳導遠離硅化物材料212和PCM層214,導致 PCM214的驟冷。因此，作為這種復位操作的結果，硅化物加熱器附 近的PCM層214的部分(圖4中以不同陰影顯示)轉變成非晶高電 阻態。在這種情況下，因為電源Vpp與PCM端子(擴展部分215)之 間的電流通路現在被阻塞，反相器304輸入上的電壓將通過RO放電 到大地，從而驅動感測輸出為高。[0033相反地，為了使PCM層214恢復回到導電狀態，退火或置位操作通過使用Vgate上相對低的輸入電壓導通晶體管302以輸送相對于復位操作的較低電流，此后關閉晶體管302而實現。PCM層214 的高電阻部分退火回到圖3中所示的低電阻結晶態，從而恢復PCM 端子(擴展部分215 )與電源Vpp之間的電連接。跨越RO的反相器輸 入節點的電壓變高，并且感測輸出驅動回到低值。[0034如上所述，除了可重復編程的eFUSE之外，圖2的結構 也可以用作例如PRAM器件的非易失性存儲器存儲單元。因此，圖 5(a)-5(c)是根據本發明另 一種實施方案，使用外加熱PCM且在器件處 理的柵極級形成的非易失性存儲器單元的頂部和橫截面視圖。如將注 意的，與圖2的eFUSE實施方案相比較，圖5(a)-5(c)中的存儲器單元 500包括基本上類似的加熱器和PCM層構造，并且添加有與加熱器 電極206的一個串聯的編程晶體管502。0035特別地，編程晶體管502包括在柵極絕緣層506上形成 的多晶硅柵極導體504，柵極絕緣層506又在襯底202的非絕緣部分 上形成。編程晶體管的集成相對于CMOS處理比較直接，包括源極/ 漏極區508的摻雜。應當注意在硅化過程中，硅化物接觸212也在包 含柵極導體504和源極/漏極區508的硅上形成。例如用來將編程晶體 管連接到加熱器電極206的一個，以及將另一個加熱器電極連接到電 源且將PCM層214連接到相關感測電路系統的第一布線層510也在 圖5(a)-5(c)中說明。[0036與eFUSE實施方案相反，與非易失性存儲器單元500相 關聯的感測電路系統并不典型地依賴于加熱器電源電壓提供到其的 輸入信號。這在圖6的示意圖中示意地描繪，其中應當注意，電源電 壓Vpp與用作感測電路系統(圖6中沒有顯示)的輸入的感測電壓Vs 分離。 一般來說，為了感測PCM存儲器單元的狀態，非零電壓施加 到Vs (感測端子)并且編程晶體管502的柵極被脈沖。流過PCM電 阻器Rv的電流的量取決于PCM的狀態(也就是，當它處于低電阻 結晶態時大，而當它處于高電阻非晶態時非常低)。[0037
一般地參考圖7(a)-7(c)，描繪例如圖5中顯示的PCM存儲器單元陣列的感測電路系統的各種實施方案。為了簡單，陣列描繪為2x2;但是，應當理解，這里描述的原理可適用于更大的陣列。[0038圖7(a)說明實例感測陣列電路700。除了編程晶體管702 之外，每個單元包括配置成相對于編程晶體管702通過較低電流的另 外感測晶體管704。該配置防止電流通過給定列中的未選擇單元在編 程線(PA， PB等)和感測線(SA， SB等)之間循環。同樣如圖7(a) 中所示，可調節電源706 (VpA， VpB等)和固定電源708 (VsA， VsB等)為每列提供，像感測電流放大器710—樣。這些器件由開關 PA， PB等和SA， SB等連接到列線。應當注意，對于感測電路實施 方案的任何一種，電源(例如可調節和固定電源706， 708)可以位于 與感測陣列電路700相同的電路板上，或者它們可以完全位于不同的 組件上。在后者實例中，片外電源將耦連到包含感測陣列電路700的 芯片上的相應電源節點。0039為了編程單元(例如列A中)，PA開關閉合而SA開關 打開。編程(高)電壓因此由可調節電源706施加到連接到單元的適 當Vp線，并且與編程單元相對應的柵極線(例如Vgl， Vg2等)被 脈沖。脈沖的幅度和持續時間在具有低幅度和慢降落的脈沖(例如用 于寫入邏輯O的低電阻)以及具有大幅度和快降落的脈沖(例如用于 寫入邏輯1的高電阻)之間選擇。可選地，可以同時對于相同柵極線 上的所有0或所有1執行編程。[0040為了感測(讀取)例如列A中的單元，PA開關打開而 SA開關閉合。然后低于編程閾值的感測(低)電壓施加到感測線VsA， 并且與感測單元相對應的柵極線(例如Vgl， Vg2等)被脈沖。連接 到所選柵極線的所有單元的并行輸出耦連到相應電流感測輸出710， 從而產生例如列A中的Sense—out—A。[0041圖7(b)說明圖7(a)的感測陣列電路的備選實施方案720， 其中每個單元中的感測晶體管704代替地由外圍電路系統中每行(柵 極線)的公用晶體管712取代。編程/感測單個單元的操作與圖7(a) 中描述的相同。應當注意，在圖7(b)的設計中，如果公用晶體管712不得不太大，同時感測或編程所選行中大量單元可能不實際。[0042圖7(c)說明感測陣列電路740的再一種實施方案，其中經 過Rv的感測電流通過小參考電阻器"r，，(其中r大約為l-100Q量級) 轉變成電壓。參考電阻器的值保持非常小；否則，它將由高達N(其 中N是行數，例如512)個電阻器(Rv+Rh/2)并聯在感測和編程線 之間。并聯導致感測輸出對于存儲器狀態，而不是僅僅對于所選單元 狀態的不期望相關性。因此，r<(Rv+Rh/2)/N，其中Rv是結晶態下 PCM的電阻值。因為r值小，列感測放大器710是具有大約N量級 (例如大約1000量級)的高增益的脈沖電壓放大器；低電源電阻r 有助于它們的設計。同樣應當注意，單個可調節電源706(VpA， VpB 等)為每列而提供。在該實施方案中，在未選擇單元中給定列中編程 和感測線之間循環的顯著電流由編程和感測線的電壓的非常接近而 防止。0043圖7(c)的陣列由高電壓到連接到單元的適當Vp線(A， B等)的施加，繼之以脈沖單元的柵極線而編程。再次，脈沖的幅度 和持續時間在具有低幅度和慢降落的脈沖(例如用于寫入邏輯0的低 電阻)以及具有大幅度和快降落的脈沖(例如用于寫入邏輯l的高電 阻)之間選擇。可選地，可以同時對于相同柵極線上的所有O或所有 1執行編程。為了感測陣列單元的狀態，低電壓(低于編程閾值)施 加到連接到單元的相應Vp線(A， B等)，繼之以脈沖單元的柵極線。710，從而產生例如Sense—out_A。[0044盡管如上所述PCM器件的特定應用(例如可重復編程的 eFUSE、非易失性PRAM等)，PCM器件的操作的某些關鍵方面包 括驟冷時間和驟冷(復位)功率。例如，驟冷時間必須短(例如納秒 時間級)，以便使熔化的PCM材料冷卻到非晶態而不是重新結晶。 熔化材料所需的功率通過編程晶體管提供，并且該晶體管的長度根據 由此提供的編程電流縮放。另外，晶體管寬度是每個存儲的存儲器位 的面積的主要因素。因此，使得編程功率達到最小是最小化每位面積的關鍵因素。熱流的3D仿真[0045熱仿真基于求解熱擴散方程0046對于溫度r(r， 0，具有恒容時的比熱CV，擴散系數JST(T) 和加熱速率H(r，,)。因為硅導線的高導熱率在熱時間常數和所需功率 方面起關鍵作用，考慮隨著增加的溫度該導熱率的顯著減小是重要 的，如圖8(a)的圖表中反映的。工作溫度區域上7r的近似r相關性由 表達式13/r1'258 W/cm/K給出。加熱速率取決于通過加熱器電阻 的電流，這也是溫度相關的，近似的行為由及-144+0.35r(C)ft表示， 如圖8(b)中所示。在別處，導電率和熱容量是恒定的且對于相應材料 是典型的。[0047現在參考圖9(a)和9(b)，說明與圖2的實施方案類似的柵 極級PCM eFUSE卯0的3D仿真結果。圖9(a)的橫截面視圖一般地對 應于圖2(c)中看到的視圖，而圖9(b)的橫截面視圖一般地對應于圖2(b) 中看到的視圖。在說明的具體仿真中，eFUSE器件900測量 1.28x0.58x0.38 nm3。陰極和陽極的面內尺寸是0.3x0.3 nm2，并且連 接它們的硅化物條帶(導線結構208 )是0.40pm長且0.03nm厚。PCM 214是與導線結構208的硅化物條帶部分平行的0.12nm寬，并且 0.05jim厚。對于珪化物條帶內部的恒定電流，電阻及-144+0.35r(C) 使得加熱速率以相同的方式隨著溫度變化。[0048在描繪的仿真中，溫度相關的加熱速率作用于硅化物長 達34ns，繼之以另外6ns的零加熱速率。溫度在加熱期間在器件的所 有位置升高，引起與硅化物212接觸的PCM 214的所有部分的熔化。 一旦加熱速率降低到零，溫度相應地在所有位置降低，但是特別地， PCM214中的溫度在大約lns內非常突然地降低(到低于熔化溫度)。 這足夠快以使得PCM驟冷且使得它不導電。[0049特別地，圖9(a)和9(b)使用大約255 C的外部等溫線904 和假設為607。C的PCM熔化溫度的.內部等溫線902描繪恰好驟冷之前的溫度分布。在這一點上，內部等溫線902內的PCM全部熔化。 加熱階段中輸入到硅化物的平均功率是2.4mW。 34ns之后的峰值溫 度是大約847°C，這足夠低以保持材料的完整性。各種其他設計、尺 寸和加熱速率同樣被仿真，使用硅化物材料中的相對低的外加功率電 平和低峰值溫度說明期望的PCM熔化溫度。 材料問題0050在圖2和5中顯示的eFUSE和存儲器單元的公開實施方 案的物理實現中，在襯底級形成FET器件的導電接觸時使用的硅化 物材料也用來形成加熱器電路的電極和導錢結構。實例記錄過程利用 摻雜有大約5。/。Pt的鎳單硅化物(NiSi)作為硅化物金屬。但是，取 決于驟冷/退火循環中所需的功率/溫度升高，可能需要考慮其他二硅 化物材料，例如CoSi2或TiSi2。在CoSh或TiSi2的情況下，為了容 易將PCM器件集成到CMOS處理中，硅化物接觸形成的現有記錄過 程也可用。三種不同硅化物的相對優點或缺點在圖IO中說明。[0051在

圖10中列出的三種硅化物中，NiSi的熔化溫度最低(低 于1000°C),而TiSh的熔化溫度最高。高溫下珪化物穩定性(從而 驟冷/退火循環中加熱器/PCM界面的完整性)影響最大化eFUSE/存 儲器單元的多次(可重復編程能力)特征的能力。如此，也應當考慮 可以形成具有不同電阻率的多種硅化物相態。但是，改變硅化物電阻 率在控制和管理驟冷/退火循環中的功率輸入方面是成問題的。[00521關于NiSi，某些挑戰包括更復雜的相態形成(富有多種 金屬的相態)，在BEOL退火中形成較高電阻率NiSh的可能性，以 及較低的形態穩定性。另一方面，NiSi的一個優點在于它解決了窄多 晶硅線中成洞的問題，如果采取措施防止其他硅化物相態形成。這可 以通過另外的摻雜(例如除了 Pt之外，Re、 Rh或Hf)實現。 GST-225/NiSi (5% Pt)界面的盧瑟福背散射光鐠學(RBS )分析指 示至少高達大約505。C時穩定。這部分因為用作(中間)擴散勢壘的 硅化物表面上薄的天然(大約25A) SK)2層。通過在界面處添加薄的 Ti層以形成GST-225/Ti/NiSi(5。/。Pt)層疊， 一些界面反應發生，因為Ti是非常有效的氧獲得者(通過減少MSi上的SK)2和/或擴散到 GST中)。為了維持高溫下界面的完整性，可以使用氮化物或氧化物 的勢壘層。 制造[00531最后，圖11-14是說明形成圖2的eFUSE器件的實例方 法的更詳細順序描述的頂部和橫截面視圖。如先前指示的，圖 ll(a)-ll(c)中的結構依照標準CMOS處理形成。首先，通過在襯底上 形成STI區204限定有效面積。包括陽極、陰極(電極206 )和加熱 器鏈路(導線結構208)的加熱元件在多晶硅導體形成過程(材料沉 積、光刻圖案形成和刻蝕)以及隨后的氮化物隔離物形成過程中形成。0054圖12(a)-12(c)說明作為自對準硅化過程結果的器件。在實 例實施方案中，在大約8nm的NiPt合金(95% M， 5% Pt)和5nm 的TiN作為硅化物金屬材料賊射沉積之前，使用40:1 BHF (緩沖氬 氟酸)濕法清潔器件長達45秒。大約5秒的短時間退火用來使P+多 晶硅(120nm)與沉積的NiPt ( 8nm )反應以形成大約16nm的NiPt (95%Ni， 5。/。Pt)硅化物層212。未反應的NiPt金屬通過在王水(5 份濃縮(37%)鹽酸，1份濃縮(70%)硝酸，以及4份去離子水) 中刻蝕幾分鐘而去除。第二較長持續時間的均勻退火在大約500°C下 完成硅化。00551在圖13(a)國13(c)中,顯示PCM材料214 (例如GST )的 沉積和圖案形成的另外過程。在圖14(a)-14(c)中，顯示MOL (中段 制程)電介質沉積218和接觸(通孔216)形成之后的器件。如本領 域中已知的，接觸形成通過電介質層218的光刻圖案形成和刻蝕，繼 之以鑲嵌金屬(例如W)沉積和平面化而實現。此后，根據標準邏輯 處理技術繼續隨后的處理。[0056雖然已經參考一種或多種優選實施方案描述本發明，但 是本領域技術人員應當理解，可以進行各種改變并且可以用等價物代 替其元件而不背離本發明的范圍。另外，可以進行許多修改以使得特 定情況或材料適合于本發明的講授而不背離其本質范圍。因此，本發明并不打算局限于作為認為實施本發明的最佳方式而公開的特定實 施方案，而是本發明將包括落在附加權利要求范圍內的所有實施方 案。
權利要求
1.一種可編程相變材料(PCM)結構，包括在半導體器件的晶體管柵極級形成的加熱器元件；加熱器元件還包括由相對于電極的細線結構連接的一對電極，加熱器元件被配置成接收通過那里的編程電流；位于細線結構的一部分的頂上的一層相變材料；以及配置成感測相變材料的電阻的感測電路系統。
2. 根據權利要求1的可編程PCM結構，其中感測電路系統還節點。
3. 根據權利要求2的可編程PCM結構，其中感測電路系統還 包括耦連到輸入節點的參考電阻器，使得當在細線結構上形成的相變 材料的一部分被編程為高電阻態時，輸入節點放電到大地。
4. 根據權利要求3的可編程PCM結構，其中當在細線結構上 形成的相變材料的一部分被編程為低電阻態時，輸入節點通過耦連到 加熱器電源而維持在邏輯高電壓。
5. —種非易失性可編程相變材料(PCM)存儲器陣列，包括 以行和列排列的多個存儲器單元，每個存儲器單元包括在半導體器件的晶體管柵極級形成的加熱器元件；加熱器元件還包括由相對于電極的細線結構連接的一對電極，加 熱器元件被配置成接收通過那里的編程電流；位于細線結構的一部分的頂上的一層相變材料；以及 配置成感測相變材料的電阻的感測電路系統。
6. 根據權利要求5的存儲器陣列，其中感測電路系統還包括 與每列相對應的編程線，配置編程線用于選擇性耦連到可調節電源；用于每個單元的編程晶體管，所述編程晶體管串聯在單元加熱器 元件與編程線之間，其中編程晶體管由施加到與給定行相對應的柵極線的信號激勵；以及與每列相對應的感測線，配置感測線用于選擇性耦連到固定電源；其中不與細線結構直接接觸的相變材料的擴展部分被配置成接 收施加到那里的感測電壓，所述感測電壓來源于固定電源。
7. 根據權利要求6的存儲器陣列，其中每個單元還包括串聯在 相變材料的擴展部分與感測線之間的感測晶體管，其中感測晶體管由 施加到單元的柵極線的信號激勵。
8. 根據權利要求6的存儲器陣列，其中每行還包括將該行中的 加熱器元件的每個選擇性地連接到大地的位于外圍的感測晶體管，其 中感測晶體管由施加到該行的柵極線的信號激勵。
9. 根據權利要求6的存儲器陣列，其中通過施加編程電壓到相 關編程線以及耦連到單元的編程晶體管的柵極線的脈沖來編程所選 單元，其中依賴于要編程到單元中的位的邏輯狀態，柵極線脈沖的幅 度和持續時間在以下兩者之間擇一較低幅度且較慢斜率下降，以及 較大幅度且較快斜率下降。
10. 根據權利要求9的存儲器陣列，其中通過施加感測電壓到相關感測線以及耦連到單元的編程晶體管的柵極線的脈沖來感測所選單元，其中編程線上感測的電流的幅度對應于所選單元的邏輯狀態， 以及其中感測電壓小于編程電壓的閾級。
11. 根據權利要求5的存儲器陣列，其中感測電路系統還包括 與每列相對應的編程線，配置編程線用于選擇性耦連到可調節電源；用于每個單元的編程晶體管，編程晶體管串聯在單元加熱器元件 與大地之間，其中編程晶體管由施加到與給定行相對應的柵極線的信 號激勵；以及參考電阻器，與編程線并聯，并且串聯在列的每個單元的相變材 料的擴展部分與可調節電源的電源節點之間；其中選擇參考電阻器的電阻值以便將感測電壓施加到列的每個單元的相變材料。
12. 根據權利要求11的存儲器陣列，其中根據表達式 r<(Rv+Rh/2)/N選擇參考電阻器的電阻值r;其中Rv代表結晶態中相 變材料的低電阻值，Rh代表加熱器元件的電阻值，以及N是陣列中 行的總數。
13. 根據權利要求12的存儲器陣列，其中r為大約1至大約100歐姆。
14. 根據權利要求11的存儲器陣列，其中通過施加編程電壓到 相關編程線以及耦連到單元的編程晶體管的柵極線的脈沖來編程所 選單元，其中依賴于要編程到單元中的位的邏輯狀態，柵極線脈沖的 幅度和持續時間在以下兩者之間擇一較低幅度且較慢斜率下降，以 及較大幅度且較快斜率下降。
15. 根據權利要求14的存儲器陣列，其中通過耦連到單元的編 程晶體管的柵極線的脈沖來感測所選單元，其中通過感測電阻器的電 流的幅度對應于所選單元的邏輯狀態，以及其中感測電壓小于編程電 壓的閾級。
16. —種形成可編程相變材料(PCM)結構的方法，該方法包括在半導體襯底之上、在與半導體器件的晶體管柵極級相對應的位置形成多晶硅層；對多晶硅層形成圖案以便限定一對電極和連接電極的細線結構； 在形成圖案的多晶硅層上形成硅化物金屬層以便限定加熱器元件；以及形成位于加熱器元件的細線結構的一部分的頂上的一層相變材料；其中與同相變材料的一部分接觸的細線結構相對應的硅化物金 屬層的部分配置成以將相變材料被編程為低電阻結晶態和高電阻非 晶態中的一種的方式來選擇性地加熱相變材料的部分。
17. 根據權利要求16的方法，其中相變材料還包括Ge-Sb-Te(GST)合金材料和GeSb4材料中的一種。
18. 根據權利要求16的方法，其中硅化物金屬包括硅化鈦、硅 化鈷、硅化鎳、硅化鉑、硅化鴒、硅化鉭、硅化鉺和硅化锪的一種。
19. 根據權利要求16的方法，其中多晶硅層的一部分被形成圖 案作為與加熱器元件串聯的編程晶體管的柵電極。
20. 根據權利要求19的方法，還包括在不與細線結構直接接觸 的相變材料的擴展部分上形成一個或多個接觸通孔，配置該一個或多 個接觸通孔以提供到感測電路系統的連接，感測電路系統被配置成感 測相變材料的電阻。
全文摘要
一種可編程相變材料(PCM)結構，包括在半導體器件的晶體管柵極級形成的加熱器元件，加熱器元件還包括由相對于電極的細線結構連接的一對電極，加熱器元件配置成接收通過那里的編程電流，位于細線結構的一部分頂上的一層相變材料，以及配置成感測相變材料的電阻的感測電路系統。
文檔編號G11C16/02GK101241926SQ20081000208
公開日2008年8月13日 申請日期2008年1月16日 優先權日2007年2月7日
發明者丹尼斯·M.·紐恩斯, 利亞·克魯辛-艾爾鮑姆, 布魯斯·G.·埃爾米格林, 樸炳柱, 薩布拉瑪尼安·S.·伊耶, 金德起 申請人:國際商業機器公司