用于Flash EEPROM的數據鎖存電路的制作方法
【專利摘要】本發明公開了一種用于Flash?EEPROM的數據鎖存電路，每個數據鎖存電路控制兩條存儲器位線。本發明能有效地解決高壓器件與存儲單元比例縮小不一致的問題，從而實現存儲芯片的面積能夠隨工藝節點進步而等比縮小。
【專利說明】用于Flash EEPROM的數據鎖存電路
【技術領域】
[0001]本發明涉及非易失性存儲器領域，特別是涉及一種用于Flash EEPROM (快閃式電可擦寫只讀存儲器)的數據鎖存電路。
【背景技術】
[0002]隨著半導體技術的不斷進步，器件特征尺寸不斷縮小，使得芯片面積能夠不斷地減小，這對于存儲器芯片來說是至關重要的。然而，不同類型的器件，尺寸的縮小幅度是不同的，甚至大相徑庭。因此在許多情況下，需要從架構上進行創新，以消彌這種不一致帶來的問題。
[0003]傳統的數據鎖存電路寬度與存儲器位線寬度一致，即數據鎖存電路的數目與存儲器位線數目保持一致。由于數據鎖存電路需要大量使用高壓器件，而高壓器件的比例縮小要比存儲單元緩慢許多，因此導致數據鎖存電路的版圖設計必須在位線方向上大大擴展。由此引起的芯片面積增加甚至有可能抵消工藝升級后存儲器陣列面積的減小。
【發明內容】
[0004]本發明要解決的技術問題是提供一種用于Flash EEPROM的數據鎖存電路，能有效地解決高壓器件與存儲單元比例縮小不一致的問題，從而實現存儲芯片的面積能夠隨工藝節點進步而等比縮小。
[0005]為解決上述技術問題，本發明的用于Flash EEPROM的數據鎖存電路是采用如下技術方案實現的，每個數據鎖存電路控制兩條存儲器位線。
[0006]所述數據鎖存電路通過使能選通管控制兩條存儲器位線。
[0007]本發明與現有的數據鎖存電路相比，在保持總體寬度與位線寬度一致的前提下，將數據鎖存電路的數量減少一半，每一個數據鎖存電路對應兩條存儲器位線。如此，可以將數據鎖存電路在位線方向的高度減小近一半。當然，遵循相同原則，可以將數據鎖存電路數目進一步減少，相應的版圖面積也會進一步壓縮。因此，本發明能有效地解決高壓器件與存儲單元比例縮小不一致的問題，從而實現存儲芯片的面積能夠隨工藝節點進步而等比縮小。
【專利附圖】
【附圖說明】
[0008]下面結合附圖與【具體實施方式】對本發明作進一步詳細的說明:
[0009]附圖是所述用于Flash EEPROM的數據鎖存電路原理圖。
【具體實施方式】
[0010]所述用于Flash EEPROM的數據鎖存電路是一種面積優化的數據鎖存電路，使用一個數據鎖存電路控制兩條存儲器位線。編程數據由數據鎖存電路進行鎖存，并轉換為相應的高電平。兩個高壓使能信號分別控制兩條電壓(電平)傳輸通路，由地址譯碼(第一高壓使能信號或第二高壓使能信號)來決定哪條電壓(電平)通路開啟，相應的存儲器位線將被選中。
[0011]參見附圖所示，所述用于Flash EEPROM的數據鎖存電路在下面的實施例中，包括:第一 NMOS管M1，第二 NMOS管M2，第一反相器FXl，第二反相器FX2，第一 PMOS管M3，第三NMOS管M4，第四NMOS管M5 (高壓使能選通管)，第五NMOS管M6 (高壓使能選通管)。
[0012]第一 NMOS管Ml的柵極輸入清零信號QL，其源極接地，其漏極與第一反相器FXl的輸入端和第二反相器FX2的輸出端相連接，并與目標數據端MBSJ相連接。
[0013]第二 NMOS管M2的柵極輸入鎖存信號SC，其源極接地，其漏極與第一反相器FXl的輸出端和第二反相器FX2的輸入端相連接，并與目標數據非端MBSJF相連接。
[0014]當清零信號QL有效時，數據鎖存電路內的數據清零。當鎖存信號SC有效時，數據鎖存電路鎖存目標數據。
[0015]第一 PMOS管M3的柵極與目標數據非端MBSJF相連接，輸入目標數據非信號，其源極與編程高壓端BCGY相連接，其漏極與公共數據端GGSJ相連接。
[0016]第三NMOS管M4的柵極與目標數據非端MBSJF相連接，輸入目標數據非信號，其漏極與嵌位電平端QWDP相連接，其源極與公共數據端GGSJ相連接。
[0017]第四NMOS管M5的柵極輸入第一高壓使能信號GYSNl，其源極與第一存儲器位線CCffXl相連接，其漏極與公共數據端GGSJ相連接。
[0018]第五NMOS管M6的柵極輸入第二高壓使能信號GYSN2，其源極與第二存儲器位線CCWX2相連接，其漏極與公共數據端GGSJ相連接。
[0019]如果經地址譯碼得到的目標數據信號為“1”，即需要進行編程操作，則目標數據非信號為“O” ；第一 PMOS管M3導通，將編程高壓傳至公共數據端GGSJ。當地址譯碼得到的第一高壓使能信號GYSNl或第二高壓使能信號GYSN2有效，將編程高壓送至相應存儲器位線。若目標數據信號為“0”，即不需要進行編程，則目標數據非信號為“ I ” ;第三NMOS管M4導通，將鉗位電平送至公共數據端GGSJ，當第一高壓使能信號GYSNl或第二高壓使能信號GYSN2有效，則將鉗位電平送至相應的存儲器位線。
[0020]所述高壓是指大于IOV的電壓。
[0021]雖然本發明利用具體的實施例進行說明，但是對實施例的說明并不限制本發明的范圍。本領域內的熟練技術人員通過參考本發明的說明，在不背離本發明的精神和范圍的情況下，容易進行各種修改，器件類型替換或者可以對實施例進行組合；例如，遵循相同原貝U，可以根據需要，將每個數據鎖存電路靈活的改為同時控制4條存儲器位線，或者同時控制8條存儲器位線，或者同時控制16條存儲器位線，或者同時控制的存儲器位線數量與存儲器位線總數相等。只要每在公共電平端增加一個高壓使能選通管，就能相應增加一條存儲器位線。可以將數據鎖存電路數目進一步減少，相應的版圖面積也會進一步壓縮。這些也應視為本發明的保護范圍。
【權利要求】
1.一種用于快閃式電可擦寫只讀存儲器Flash EEPROM的數據鎖存電路，其特征在于:每個數據鎖存電路控制兩條存儲器位線。
2.如權利I所述的數據鎖存電路，其特征在于:所述數據鎖存電路通過使能選通管控制兩條存儲器位線。
3.如權利要求1或2所述的數據鎖存電路，其特征在于，所述數據鎖存電路包括: 第一 NMOS管，其柵極輸入清零信號，其源極接地，其漏極與第一反相器的輸入端和第二反相器的輸出端相連接，并與目標數據端相連接； 第二 NMOS管，其柵極輸入鎖存信號，其源極接地，其漏極與第一反相器的輸出端和第二反相器的輸入端相連接，并與目標數據非端相連接； 第一 PMOS管，其柵極與目標數據非端相連接，輸入目標數據非信號，其源極與編程高壓端相連接，其漏極與公共數據端相連接； 第三NMOS管，其柵極與目標數據非端相連接，輸入目標數據非信號，其漏極與嵌位電平端相連接，其源極與公共數據端相連接； 第四NMOS管，其柵極輸入第一高壓使能信號，其源極與第一存儲器位線相連接，其漏極與公共數據端相連接； 第五NMOS管，其柵極輸入第二高壓使能信號，其源極與第二存儲器位線相連接，其漏極與公共數據端相連接。
4.如權利要求3所述的數據鎖存電路，其特征在于:當所述清零信號有效時，數據鎖存電路內的數據清零；當鎖存信號有效時，數據鎖存電路鎖存目標數據。
5.如權利要求3或4所述的數據鎖存電路，其特征在于:如果目標數據信號為“1”，即需要進行編程操作，則目標數據非信號為“O”;第一 PMOS管導通，將編程高壓傳至公共數據端；當第一高壓使能信號或第二高壓使能信號有效時，將編程高壓送至相應存儲器位線； 若目標數據信號為“0”，即不需要進行編程，則目標數據非信號為“I” ;第三NMOS管導通，將鉗位電平送至公共數據端，當第一高壓使能信號或第二高壓使能信號有效時，則將鉗位電平送至相應的存儲器位線。
6.如權利I所述的數據鎖存電路，其特征在于:每個數據鎖存電路控制4條存儲器位線，或者控制8條存儲器位線，或者控制16條存儲器位線，或者控制的存儲器位線數量與存儲器位線總數相等。
【文檔編號】G11C16/06GK103700400SQ201210367045
【公開日】2014年4月2日 申請日期:2012年9月28日 優先權日:2012年9月28日
【發明者】夏天, 傅志軍 申請人:上海華虹集成電路有限責任公司