<listing id="vjp15"></listing><menuitem id="vjp15"></menuitem><var id="vjp15"></var><cite id="vjp15"></cite>
<var id="vjp15"></var><cite id="vjp15"><video id="vjp15"><menuitem id="vjp15"></menuitem></video></cite>
<cite id="vjp15"></cite>
<var id="vjp15"><strike id="vjp15"><listing id="vjp15"></listing></strike></var>
<var id="vjp15"><strike id="vjp15"><listing id="vjp15"></listing></strike></var>
<menuitem id="vjp15"><strike id="vjp15"></strike></menuitem>
<cite id="vjp15"></cite>
<var id="vjp15"><strike id="vjp15"></strike></var>
<var id="vjp15"></var>
<var id="vjp15"></var>
<var id="vjp15"><video id="vjp15"><thead id="vjp15"></thead></video></var>
<menuitem id="vjp15"></menuitem><cite id="vjp15"><video id="vjp15"></video></cite>
<var id="vjp15"></var><cite id="vjp15"><video id="vjp15"><thead id="vjp15"></thead></video></cite>
<var id="vjp15"></var>
<var id="vjp15"></var>
<menuitem id="vjp15"><span id="vjp15"><thead id="vjp15"></thead></span></menuitem>
<cite id="vjp15"><video id="vjp15"></video></cite>
<menuitem id="vjp15"></menuitem>

感應放大器、數據讀寫方法、存儲陣列結構及存儲器與流程

文檔序號:37897206發布日期:2024-05-09 21:40閱讀:140來源:國知局

本申請涉及存儲,具體而言,本申請涉及一種感應放大器、數據讀寫方法、存儲陣列結構及存儲器。


背景技術:

1、目前,dram(dynamic?random?access?memory,動態隨機存取存儲器)大多采用開放位線結構open?bl的模式減小芯片的尺寸,來降低芯片的成本。

2、但是,開放位線結構中每個位線的參考電壓都來自于其鄰近的另一側的存儲單元中,每次位線的信號的感應放大都需要參考電壓。這種現有結構的缺點就是在存儲陣列結構的每個存儲單元的邊緣都需要設置額外的參考陣列,并采用參考陣列對應的控制邏輯控制,從而使得整個芯片的面積較大,增加了芯片的尺寸。


技術實現思路

1、本申請針對現有方式的缺點,提出一種感應放大器、數據讀寫方法、存儲陣列結構及存儲器,用以解決現有技術存在的設置額外的參考陣列增加了芯片的尺寸的技術問題。

2、第一方面,本申請實施例提供一種感應放大器,包括:

3、第一信號放大單元,第一端、第二端分別用于與第一電壓端、第二電壓端電連接,第三端、第四端、第五端、第六端分別作為第一節點、第二節點、第三節點、第四節點;第一電壓端用于輸出第一電壓,第二電壓端用于輸出第二電壓;

4、第二信號放大單元,第一端、第二端、第三端分別用于與第三電壓端、第四電壓端、位線電連接,第四端與第一節點電連接,第三電壓端的電壓與第一電壓端的電壓相同,第四電壓端的電壓與第二電壓端的電壓相同;位線用于與存儲陣列結構的存儲單元電連接;

5、第三信號放大單元,第一端、第二端、第三端分別用于與第五電壓端、第六電壓端、第一數據線電連接,第四端與第三節點電連接;第五電壓端的電壓與第一電壓端的電壓相同,第六電壓端的電壓與第二電壓端的電壓相同;

6、第一隔離單元,控制端、第一端分別用于與第一隔離信號線、位線電連接,第二端與第二節點電連接;第二節點用于與第一信號端電連接;

7、第二隔離單元,控制端、第一端用于與第二隔離信號線、第一數據線電連接,第二端與第四節點電連接;第四節點用于與第二信號端電連接;

8、其中,感應放大器被配置為在寫操作的寫隔離階段,第一隔離單元的第一端和第二端斷開,第二隔離單元的第一端和第二端斷開,使得第一信號端與第二信號放大單元的第三端斷開,第二信號端與第三信號放大單元的第三端斷開;第一信號端對第二節點充放電,第二節點的電壓變為第一信號端的電壓,第二信號端對第四節點充放電,第四節點的電壓變為第二信號端的電壓;第一信號放大單元的第四節點和第一節點導通,第一信號放大單元的第二節點和第三節點導通,第二信號放大單元在第一節點的控制下將第一端和第三端導通或將第二端和第三端導通,以將第一電壓或第二電壓通過位線寫入存儲單元;第三信號放大單元在第三節點的控制下將第一端和第三端導通或將第二端和第三端導通,以將第一電壓或第二電壓寫入第一數據線。

9、第二方面,本申請實施例提供一種存儲陣列結構,包括:多條位線、多條字線、多個呈矩陣分布的存儲單元、以及多個第一方面的感應放大器;

10、一個位線對應與一列存儲單元電連接;

11、一個字線對應與一行存儲單元電連接;

12、每個位線對應與一個感應放大器的第二信號放大單元的第三端電連接。

13、第三方面,本申請實施例提供一種動態隨機存取存儲器,包括:第二方面的存儲陣列結構。

14、第四方面,本申請實施例提供一種電子設備,包括:第二方面的存儲陣列結構或第三方面的動態隨機存取存儲器。

15、第五方面,本申請實施例提供一種數據讀寫方法,應用于第一方面的感應放大器,包括:

16、寫操作的寫隔離階段,第一隔離單元的第一端和第二端斷開,第二隔離單元的第一端和第二端斷開,使得第一信號端與第二信號放大單元的第三端斷開,第二信號端與第三信號放大單元的第三端斷開;第一信號端對第二節點充放電,第二節點的電壓變為第一信號端的電壓,第二信號端對第四節點充放電,第四節點的電壓變為第二信號端的電壓;第一信號放大單元的第四節點和第一節點導通,第一信號放大單元的第二節點和第三節點導通,第二信號放大單元在第一節點的控制下將第一端和第三端導通或將第二端和第三端導通,以將第一電壓或第二電壓通過位線寫入存儲單元;第三信號放大單元在第三節點的控制下將第一端和第三端導通或將第二端和第三端導通,以將第一電壓或第二電壓寫入第一數據線。

17、本申請實施例提供的技術方案帶來的有益技術效果包括:

18、本申請實施例的感應放大器可以基于感應放大器的第一信號放大單元、第二信號放大單元以及第三信號放大單元實現信號感應放大,將該感應放大器應用到存儲器中時,就不需要在存儲器的存儲陣列結構的邊緣設置參考陣列即可實現不需要參考存儲單元條件下完成數據的讀出寫入功能,使得開放位線結構的邊緣所需的參考陣列面積開銷大大減小,從而減少芯片的尺寸。而且,本申請實施例的感應放大器可以是在現有的感應放大器中增加設計第二信號放大單元和第三信號放大單元,通過優化感應放大器的結構替代邊緣參考陣列,進而減小芯片的尺寸,降低了芯片成本。此外,本申請實施例的感應放大器包括第一隔離單元和第二隔離單元,可以在寫操作的寫隔離階段,將第一信號端與第二信號放大單元的第三端斷開,第二信號端與第三信號放大單元的第三端斷開,進而以將第二信號端的電壓通過第一節點寫入存儲單元,使得本申請實施例通過增加寫操作的控制邏輯,可以解決第二信號放大單元和第三信號放大單元對數據寫的過程的影響。

19、本申請附加的方面和優點將在下面的描述中部分給出,這些將從下面的描述中變得明顯,或通過本申請的實踐了解到。



技術特征:

1.一種感應放大器,其特征在于,包括:

2.根據權利要求1所述的感應放大器,其特征在于,所述感應放大器還被配置為:

3.根據權利要求1所述的感應放大器,其特征在于,所述感應放大器還被配置為:

4.根據權利要求2所述的感應放大器,其特征在于,還包括:

5.根據權利要求1所述的感應放大器,其特征在于,所述第二信號放大單元包括第一開關模塊和第二開關模塊;

6.根據權利要求1所述的感應放大器,其特征在于,所述第三信號放大單元包括第三開關模塊和第四開關模塊;

7.根據權利要求1所述的感應放大器,其特征在于,所述第一信號放大單元包括第五開關模塊、第六開關模塊、第七開關模塊和第八開關模塊;

8.根據權利要求1所述的感應放大器,其特征在于,還包括:

9.根據權利要求8所述的感應放大器,其特征在于,還包括:

10.根據權利要求8所述的感應放大器,其特征在于,所述第四隔離單元包括:第九開關模塊和第十開關模塊;

11.根據權利要求9所述的感應放大器,其特征在于,所述偏移消除單元包括:第十一開關模塊和第十二開關模塊;

12.根據權利要求1所述的感應放大器,其特征在于,還包括:第一信號端開關單元和第二信號端開關單元;

13.根據權利要求12所述的感應放大器,其特征在于,還包括:

14.根據權利要求1所述的感應放大器,其特征在于,還包括:隔離譯碼單元和電平轉換單元;

15.一種存儲陣列結構,其特征在于,包括:多條位線、多條字線、多個呈矩陣分布的存儲單元、以及多個如權利要求1-14中任一項所述的感應放大器;

16.一種動態隨機存取存儲器,其特征在于,包括:如權利要求15所述的存儲陣列結構。

17.一種電子設備,其特征在于,包括:如權利要求15所述的存儲陣列結構或如權利要求16所述的動態隨機存取存儲器。

18.一種數據讀寫方法,應用于如權利要求1-14中任一項所述的感應放大器,其特征在于,包括:

19.根據權利要求18所述的數據讀寫方法,其特征在于,所述寫操作的寫隔離階段之前,還包括:

20.根據權利要求19所述的數據讀寫方法,其特征在于,還包括:

21.根據權利要求20所述的數據讀寫方法,其特征在于,所述寫操作的第一信號放大階段和/或讀操作的第一信號放大階段之前,還包括:

22.根據權利要求20所述的數據讀寫方法,其特征在于,所述寫操作的第一信號放大階段和/或讀操作的第一信號放大階段之前,還包括:

23.根據權利要求21或22所述的數據讀寫方法,其特征在于,所述寫操作的寫隔離階段和/或讀操作的第二信號放大階段之后,還包括:


技術總結
本申請實施例提供了一種感應放大器、數據讀寫方法、存儲陣列結構及存儲器,涉及存儲技術領域。感應放大器包括:第一信號放大單元、第二信號放大單元、第三信號放大單元、第一隔離單元和第二隔離單元,感應放大器被配置為在寫操作的寫隔離階段,第一隔離單元的第一端和第二端斷開,第二隔離單元的第一端和第二端斷開;第二信號放大單元在第一節點的控制下將第一端和第三端導通或將第二端和第三端導通,第三信號放大單元在第三節點的控制下將第一端和第三端導通或將第二端和第三端導通。本申請實施例的感應放大器可以減小芯片的尺寸,并通過設置第一隔離單元和第二隔離單元解決第二信號放大單元和第三信號放大單元對數據寫的過程的影響。

技術研發人員:羅元均,王衛濤
受保護的技術使用者:北京超弦存儲器研究院
技術研發日:
技術公布日:2024/5/8
網友詢問留言 已有0條留言
  • 還沒有人留言評論。精彩留言會獲得點贊!
1
韩国伦理电影