反熔絲存儲器的讀出電路、反熔絲存儲器的讀出方法以及反熔絲存儲器與流程

本發明涉及半導體集成電路，尤其涉及一種反熔絲存儲器的讀出電路、反熔絲存儲器的讀出方法以及反熔絲存儲器。

背景技術：

1、半導體存儲設備是用于存儲數據的電子設備，廣泛應用于計算機、手機、嵌入式系統等設備中。根據存儲數據的方式和用途，半導體存儲芯片可以分為多種類型。一次性可編程(otp)存儲器是一種非易失性存儲器技術，允許數據在編程后永久存儲且無法更改，這種特性使otp存儲器非常適合需要高安全性和數據完整性的應用。

2、反熔絲存儲器作為一種非易失性存儲器技術，主要用于一次性可編程(otp)應用。反熔絲(antifuse)存儲器被廣泛應用于半導體存儲器中，以存儲損壞的主存儲器單元的地址，其工作原理是通過在編程過程中永久改變存儲單元的電阻狀態來存儲數據，具體而言，給反熔絲存儲單元的柵氧介質施加非常高的電壓將其擊穿，擊穿后通路的阻抗減小，此時，通過檢測反熔絲存儲單元的阻抗來確定存儲邏輯1和邏輯0。在未編程狀態下為高阻抗，通常表示邏輯“0”，而在編程狀態為低阻抗，通常表示邏輯“1”。簡言之，未編程的反熔絲存儲單元存儲“0”，已編程的反熔絲存儲單元則存儲“1”。

3、由于反熔絲存儲器的非易失性，數據在斷電后仍然能夠保留，一旦編程完成，數據無法更改，這使其適用于需要永久存儲的應用場景。由于數據不可更改，反熔絲存儲器在安全性要求高的應用中非常有用，且在高輻射環境下，反熔絲存儲器也表現出較好的穩定性。因此，反熔絲存儲器常用于存儲加密密鑰、配置數據和固件，適合在極端環境下工作。此外，在asic(專用集成電路)中用于存儲配置數據和校準參數，在fpga(現場可編程門陣列)中用于配置數據的安全存儲，在工業控制系統中用于存儲固件和配置數據，確保系統在斷電后能夠快速恢復。由于這些特性，反熔絲存儲器在需要高安全性、耐用性和可靠性的場合中非常有用。

技術實現思路

1、本發明所要解決的技術問題

2、反熔絲存儲器的工作原理是給反熔絲存儲單元的柵氧介質施加非常高的電壓將其擊穿，擊穿后通路的阻抗減小，通過檢測反熔絲單元的阻抗來確定存儲邏輯“1”和存儲邏輯“0”。被編程熔斷的反熔絲存儲單元阻抗減小，存儲邏輯“1”，未被編程過的反熔絲存儲單元阻抗非常大，存儲邏輯“0”。在理想情況下，未被編程過的反熔絲存儲單元應該讀出0，但是由于在編程路徑上有時存在漏電，且在編程過程中使用的電壓非常高，對于一些非目標的熔絲(fuse)也可能產生影響，進而導致其阻抗也減小，所以單元中存儲的邏輯“0”可能會被錯誤地讀出為“1”，導致反熔絲存儲器的讀出準確性降低。此外，由于工藝電壓溫度的差別，被編程過的熔絲的阻抗差別也非常大，有時也會導致反熔絲存儲器的讀出準確性降低。

3、本發明是為了解決上述問題而完成的，其目的在于提供一種反熔絲存儲器的讀出電路、基于該讀出電路的讀出方法和具備該讀出電路的反熔絲存儲器，能提高反熔絲存儲器的讀出準確性，并且能對讀出阻抗的裕度進行調節。

4、解決技術問題所采用的技術方案

5、本發明的一個方式中，提出一種反熔絲存儲器的讀出電路，用于在反熔絲存儲器中讀取特定反熔絲單元的邏輯，所述讀出電路包括：預充電pmos，該預充電pmos的源極連接到存儲器內部電源，漏極連接到被選擇出的所述特定反熔絲單元的位線，柵極輸入有讀使能信號，所述預充電pmos將所述位線預充電到所述存儲器內部電源的規定的電平；比較器，所述位線的電平被輸入到該比較器的負輸入端，基準電平被輸入到該比較器的正輸入端，所述比較器比較所述位線的電平和所述基準電平，并從輸出端輸出比較結果；反饋電路，該反饋電路由一個pmos所構成，所述pmos的源極連接到所述存儲器內部電源，漏極連接到被選擇出的所述特定反熔絲單元的所述位線，柵極連接到所述比較器的所述輸出端；以及鎖存器，該鎖存器接收從所述比較器的所述輸出端輸出的所述比較結果，將所述比較結果鎖存并輸出，所述反饋電路配置成在因所述特定反熔絲單元的電阻值減小而對被選擇出的所述特定反熔絲單元的所述位線進行放電時減緩所述位線的電壓下降速度。

6、本發明的一個方式中，提出一種反熔絲存儲器的讀出電路，用于在反熔絲存儲器中讀取特定反熔絲單元的邏輯，所述讀出電路包括：預充電pmos，該預充電pmos的源極連接到存儲器內部電源，漏極連接到被選擇出的所述特定反熔絲單元的位線，柵極輸入有讀使能信號，所述預充電pmos將所述位線預充電到所述存儲器內部電源的規定的電平；比較器，所述位線的電平被輸入到該比較器的負輸入端，基準電平被輸入到該比較器的正輸入端，所述比較器比較所述位線的電平和所述基準電平，并從輸出端輸出比較結果；反饋電路，該反饋電路由主反饋pmos、第一裕度調節pmos、第二裕度調節pmos和第三裕度調節pmos所組成的電路所構成；以及鎖存器，該鎖存器接收從所述比較器的所述輸出端輸出的所述比較結果，將所述比較結果鎖存并輸出，所述反饋電路配置成在因所述特定反熔絲單元的電阻值減小而對被選擇出的所述特定反熔絲單元的所述位線進行放電時減緩所述位線的電壓下降速度，并且配置成能通過調整所述第一裕度調節pmos、所述第二裕度調節pmos和所述第三裕度調節pmos的導通關閉的個數來調整所能讀出的已編程過的所述特定反熔絲單元的最大電阻值。

7、本發明的一個方式中，提出一種反熔絲存儲器的讀出方法，利用上述反熔絲存儲器的讀出電路在所述反熔絲存儲器中讀取特定反熔絲單元的邏輯，所述讀出方法包括：利用源極連接到存儲器內部電源、漏極連接到被選擇出的所述特定反熔絲單元的位線、且柵極輸入有讀使能信號的預充電pmos，將所述位線預充電到存儲器內部電源的規定的電平；利用反饋電路，在因所述特定反熔絲單元的電阻值減小而對被選擇出的所述特定反熔絲單元的所述位線進行放電時減緩所述位線的電壓下降速度；利用比較器對輸入到所述比較器的負輸入端的所述位線的電平、和輸入到所述比較器的正輸入端的基準電平進行比較，并從所述比較器的輸出端輸出比較結果；利用鎖存器接收從所述比較器的所述輸出端輸出的所述比較結果，將所述比較結果鎖存并輸出。

8、本發明的一個方式中，提出一種反熔絲存儲器，其包括：多個反熔絲子陣列，該多個反熔絲子陣列中的每一個由多個反熔絲單元所構成；子陣列選擇單元，該子陣列選擇單元用于選擇反熔絲子陣列；位線選擇單元，該位線選擇單元用于選擇反熔絲子陣列中的特定反熔絲單元的位線；以及上述反熔絲存儲器的讀出電路，該讀出電路用于在所述反熔絲存儲器中讀取所述特定反熔絲單元的邏輯。

9、發明的效果

10、根據本發明所公開的反熔絲存儲器的讀出電路、基于該讀出電路的讀出方法和具備該讀出電路的反熔絲存儲器，能提高反熔絲存儲器的讀出準確性，并且能對讀出阻抗裕度進行調節。

技術特征：

1.一種反熔絲存儲器的讀出電路，用于在反熔絲存儲器中讀取特定反熔絲單元的邏輯，所述讀出電路的特征在于，包括：

2.如權利要求1所述的反熔絲存儲器的讀出電路，其特征在于，

3.一種反熔絲存儲器的讀出電路，用于在反熔絲存儲器中讀取特定反熔絲單元的邏輯，所述讀出電路的特征在于，包括：

4.如權利要求3所述的反熔絲存儲器的讀出電路，其特征在于，

5.如權利要求4所述的反熔絲存儲器的讀出電路，其特征在于，

6.如權利要求4所述的反熔絲存儲器的讀出電路，其特征在于，

7.如權利要求3所述的反熔絲存儲器的讀出電路，其特征在于，

8.如權利要求3所述的反熔絲存儲器的讀出電路，其特征在于，

9.一種反熔絲存儲器的讀出方法，利用權利要求1至8中任一項所述的反熔絲存儲器的讀出電路在所述反熔絲存儲器中讀取特定反熔絲單元的邏輯，所述讀出方法的特征在于，包括：

10.一種反熔絲存儲器，其特征在于，包括：

技術總結
本發明的反熔絲存儲器的讀出電路用于在反熔絲存儲器中讀取特定反熔絲單元的邏輯，其包括：預充電PMOS，該預充電PMOS的源極連接到存儲器內部電源，漏極連接到被選擇出的特定反熔絲單元的位線，柵極輸入有讀使能信號，預充電PMOS將位線預充電到存儲器內部電源的規定的電平；比較器，位線的電平被輸入到該比較器的負輸入端，基準電平被輸入到該比較器的正輸入端，比較器比較位線的電平和基準電平，并從輸出端輸出比較結果；反饋電路，該反饋電路由一個PMOS所構成，該PMOS的源極連接到存儲器內部電源，漏極連接到被選擇出的特定反熔絲單元的位線，柵極連接到比較器的輸出端；以及鎖存器，該鎖存器接收從比較器的輸出端輸出的比較結果，將比較結果鎖存并輸出，反饋電路配置成在因特定反熔絲單元的電阻值減小而對被選擇出的特定反熔絲單元的位線進行放電時減緩位線的電壓下降速度。

技術研發人員：任雪,俞惠
受保護的技術使用者：東芯半導體股份有限公司
技術研發日：
技術公布日：2025/3/13