本發明涉及半導體，具體而言涉及一種一次性可編程器件的測試結構及測試方法。
背景技術：
1、一次可編程（one?time?programmable，otp）器件是一種常用的非易失性存儲器，其可以與標準互補金屬氧化物半導體（complementary?metal?oxide?semiconductor?，cmos）工藝兼容，具有成本低、面積小等優勢。
2、在半導體制造領域中，otp失效是一種常見的失效類型。目前常用的晶圓接受測試（wafer?acceptance?test，wat）所使用的otp測試結構與實際的otp?結構相同，只能簡單測試存儲單元的讀寫性能，無法全面監控各結構的參數以及進行失效分析。
技術實現思路
1、在
技術實現要素：
部分中引入了一系列簡化形式的概念，這將在具體實施方式部分中進一步詳細說明。本發明的發明內容部分并不意味著要試圖限定出所要求保護的技術方案的關鍵特征和必要技術特征，更不意味著試圖確定所要求保護的技術方案的保護范圍。
2、針對目前存在的問題，本發明實施例一方面提供一種一次性可編程器件的測試結構，所述一次性可編程器件的測試結構包括：
3、半導體襯底，所述半導體襯底中形成有多個有源區，所述多個有源區沿第一方向延伸；
4、多個存儲單元，每個所述存儲單元包括形成于所述半導體襯底中的有源區，以及形成于所述半導體襯底上的浮柵和控制柵，所述有源區沿第一方向延伸，所述浮柵和所述控制柵沿第二方向延伸；所述浮柵和所述控制柵分別橫跨多個所述有源區，以連接多個所述存儲單元；
5、第一接觸孔，與所述浮柵電連接，用于對所述浮柵施加外部電壓；
6、第二接觸孔，與所述控制柵電連接，用于對所述控制柵施加外部電壓；以及，
7、第三接觸孔，與所述有源區電連接，用于對所述有源區施加外部電壓。
8、在一些實施例中，所述第一接觸孔位于所述浮柵的末端，和/或，所述第一接觸孔位于多個所述有源區之間。
9、在一些實施例中，所述第二接觸孔位于所述控制柵的末端，和/或，所述第二接觸孔位于多個所述有源區之間。
10、在一些實施例中，所述浮柵橫跨的多個所述有源區中，每個所述有源區上均設置有所述第三接觸孔。
11、在一些實施例中，所述浮柵與所述半導體襯底之間形成有柵極介電層，至少兩個浮柵對應的所述柵極介電層不同。
12、在一些實施例中，至少兩個所述有源區的寬度不同，和/或，至少兩個所述浮柵的寬度不同。
13、在一些實施例中，所述測試結構設置于晶圓的切割道中。
14、在一些實施例中，所述一次性可編程器件為串聯晶體管型一次性可編程器件。
15、本發明實施例另一方面提供一種一次性可編程器件的測試方法，所述測試方法基于如上所述的測試結構對一次性可編程器件進行測試。
16、在一些實施例中，對所述一次性可編程器件進行測試包括：測試所述一次性可編程器件的電學性能以及進行漏電相關的失效分析。
17、根據本發明所提供的一次性可編程器件的測試結構，將多個存儲單元的浮柵連接在一起，并通過接觸孔引出，通過接觸孔對浮柵施加外部電壓，從而能夠在測試中得到更多參數，在失效分析時可以快速地定位失效位置，節約分析成本，為及時改善提供參考。
1.一種一次性可編程器件的測試結構，其特征在于，所述測試結構包括：
2.如權利要求1所述的測試結構，其特征在于，所述第一接觸孔位于所述浮柵的末端，和/或，所述第一接觸孔位于多個所述有源區之間。
3.如權利要求1所述的測試結構，其特征在于，所述第二接觸孔位于所述控制柵的末端，和/或，所述第二接觸孔位于多個所述有源區之間。
4.如權利要求1所述的測試結構，其特征在于，在所述浮柵橫跨的多個所述有源區中，每個所述有源區上均設置有所述第三接觸孔。
5.如權利要求1所述的測試結構，其特征在于，所述浮柵與所述半導體襯底之間形成有柵極介電層，至少兩個浮柵對應的所述柵極介電層不同。
6.如權利要求1所述的測試結構，其特征在于，至少兩個所述有源區的寬度不同，和/或，至少兩個所述浮柵的寬度不同。
7.如權利要求1所述的測試結構，其特征在于，所述測試結構設置于晶圓的切割道中。
8.如權利要求1所述的測試結構，其特征在于，所述一次性可編程器件為串聯晶體管型一次性可編程器件。
9.一種一次性可編程器件的測試方法，其特征在于，所述測試方法基于如權利要求1-8中任一項所述的測試結構對一次性可編程器件進行測試。
10.如權利要求9所述的測試方法，其特征在于，對所述一次性可編程器件進行測試包括：測試所述一次性可編程器件的電學性能以及進行漏電相關的失效分析。