4f平方自對準側壁主動相變化存儲器的制作方法

專利名稱：4f平方自對準側壁主動相變化存儲器的制作方法
技術領域：
本發明涉及以相變化存儲材料為基礎的高密度存儲裝置以及制造 此等裝置的方法，相變化存儲材料包括以硫屬化物為基礎的材料以及 其它可編程電阻材料。
背景技術：
相變化存儲材料廣泛地用于讀寫光盤中。這些材料包括有至少兩 種固態相，包括如為非晶態的固態相，以及為結晶態的固態相。激光 脈沖用于讀寫光盤片中，以在二種相中切換，并讀取此種材料于相變 化之后的光學性質。
如硫屬化物及類似材料的此等相變化存儲材料，可通過施加其幅 度適用于集成電路中的電流，而致使晶相變化。 一般而言，非晶態的 特征是其電阻高于結晶態，此電阻值可輕易測量得到而用以作為指示。 這種特性則引發使用可編程電阻材料以形成非易失性存儲器電路等興 趣，此電路可用于隨機存取讀寫。
從非晶態轉變至結晶態一般為一低電流步驟。從結晶態轉變至非 晶態(以下指稱為復位(reset))—般為一高電流步驟，其包括一短暫的
高電流密度脈沖以融化或破壞結晶結構，其后此相變化材料會快速冷 卻，抑制相變化的過程，使得至少部分相變化結構得以維持在非晶態。 理想狀態下，致使相變化材料從結晶態轉變至非晶態的復位電流幅度 應越低越好。為降低復位所需的復位電流幅度，可通過減低在存儲器 中的相變化材料元件的尺寸、以及減少電極與此相變化材料的接觸面 積而達成，因此可針對此相變化材料元件施加較小的絕對電流值而達 成較高的電流密度。
此領域發展的一種方法是致力于在一集成電路結構上形成微小孔 洞，并使用微量可編程的電阻材料填充這些微小孔洞。致力于這類微小孔洞的專利包括于1997年11月11日公告的美國專利第5，687，112 號 "Multibit Single Cell Memory Element Having Tapered Contact"、發明人為0vshinky;于1998年8月4日公告的美國專利 第5， 789， 277號 "Method of Making Chalogenide [sic] Memory Device"、發明人為Zahorik等；于2000年11月21日公告的美國專 利第 6， 150，253 號 "Controllable Ovonic Phase-Change Semiconductor Memory Device and Methods of Fabricating the Same"、發明人為Doan等。
由本發明的申請人所研發的技術稱為相變化導橋存儲單元，其中 一非常小塊的存儲材料是形成作為一導橋，橫跨在電極間的一薄膜絕 緣構件。此相變化導橋可以輕易地與邏輯電路以及其它位于集成電路 中的電路整合。請參見美國申請案號11/155,067號(申請日為2005 年6月17日)"Thin Film Fuse Phase Change RAM and Manufacturing Method"，發明人為Lung et al，該申請案與本發明的申請人相同。
另一研發中的存儲單元結構，有時因其位于底電極上的主動區域 的典型形狀而稱為傘狀存儲單元，以形成一微小電極而與一較大的相 變化材料接觸，并且一較大電極接觸至此相變化材料的相反表面。從 微小接點的電流至較大接點的電流，用以讀取、設置與復位此存儲單 元。此微小電極將電流密度集中于接點處，使得在相變化材料中的主 動區域可以限定于接近至此接點的微小體積中。同時請參見如Ahn et al所著的 "Highly reliable 50 nm contact cell technology for 256 Mb PRAM" VLSI Technology 2005 Digest of Technical P即ers， pages 98-99， 14 June 2005; Denison, International publication No. US 2005/0263829 Al, "Semiconductor Devices Having Phase Change Memory Cells, Electronic Systems Employing the Same and Methods of Fabricating the Same,"
公開日2005年12月1日。
在以非常小的尺度制造這些裝置、以及欲滿足生產大尺寸存儲裝 置時所需求的嚴格工藝參數時，則會遭遇到問題。較佳地是提供一種 存儲單元結構，該存儲單元結構包括有小尺寸以及低復位電流，以及 提供一種用以制造這類結構的方法，該方法可滿足生產大尺寸存儲裝置時的嚴格工藝變量規格。更佳系提供一種工藝與結構，該工藝與在 同一集成電路上制造周邊電路時的工藝兼容。再者，較佳系提供此種 存儲單元高密度的布局。

發明內容
有鑒于此，本發明的一個目的在于提供一種在半導體襯底上的存 儲單元陣列，包括多條字線位于此半導體襯底之上并沿著一第一方向 平行延伸，此字線具有字線寬度以及對應的側壁表面。 一側壁介電層 位于側壁表面之上。多對摻雜區域形成于襯底中，其中在相鄰字線之 間的摻雜區域對包括了對應的第一摻雜區域與第二摻雜區域。多個存 儲構件包括一可編程電阻材料、其在介電層的側壁上具有一主動區域， 且該多個存儲構件的第一存儲構件與第二存儲構件設置于相鄰的字線 之間、并具有底表面電接觸至對應的第一摻雜區域與第二摻雜區域。 多個頂電極結構設置于多個存儲構件中的存儲構件之上并與存儲構件 形成電接觸，此頂電極結構具有側邊沿著第二方向平行延伸，第二方 向垂直于第一方向，此多個存儲構件中的存儲構件的側邊，系與對應 的頂電極結構的側邊對準。多個介電隔離結構，其中介電隔離結構將 對應的第一摻雜區域與第二摻雜區域對隔離于相鄰的字線之間。
在某些實施例中，此存儲單元陣列包括多個底電極其包括電極材 料，在多個底電極中的底電極位于對應的存儲構件之下，多個底電極 中的第一底電極與第二底電極(左與右)位于相鄰的字線之間，且具 有底表面其電接觸至對應的第一摻雜區域與第二摻雜區域。這些存儲 構件中的每一存儲構件的功能類似于自我加熱元件，類似于一保險絲， 其中每一存儲構件的中心區域產生大部分的熱量，而每一存儲構件的 邊緣的熱量則傾向于散失。中心區域稱為每一存儲構件的主動區域(例 如一非晶相區域或一相變化區域)，該主動區域用于指出一特定存儲 單元的狀態(或相態)。在多個存儲構件中的每一存儲構件的厚度，
可以實質上非常薄，典型地介于約2納米至50納米之間，且較佳地系 大約20納米。
在某些實施例中，此存儲單元的面積等于4F2， F大約為字線寬度與在字線之間的分隔距離二者加總的一半，典型地系約為一用以制造 此存儲單元的光刻工藝的最小特征尺寸。
本發明同時描述一種集成電路存儲器，其存儲單元如上所述而實施。
本發明所述的用以制造存儲單元陣列于半導體襯底之上的方法， 包括形成多條字線于此半導體襯底上的一柵極介電層之上，這些字 線沿著一第一方向而平行延伸，此字線具有一字線寬度以及對應的側 壁表面；形成一側壁介電層于此側壁表面之上；形成多對摻雜區域于 此襯底中，其中位于相鄰字線之間的摻雜區域對分別包括第一摻雜區 域與第二摻雜區域；形成多個存儲構件其包括編程電阻材料于此側壁
介電層之上、第一存儲構件與第二存儲構件其位于此多個存儲構件之 中且在二相鄰字線之間具有一底表面以與對應的此第一摻雜區域與第 二摻雜區域電接觸；形成多個頂電極結構位于此多個存儲構件中的這 些存儲構件之上并與這些存儲構件電接觸，此頂電極結構具有沿著一 第二方向延伸的側壁，此第二方向垂直于此第一方向，且此多個存儲 構件中的這些存儲構件具有與對應的這些頂電極結構的側壁對準的側 壁；以及形成多個介電隔離結構，其中這些介電隔離結構隔離對應于 第一摻雜區域對、第二摻雜區域對與相鄰的字線。
本發明提供的用以制造一存儲單元陣列于一半導體襯底之上的方 法的一實施例，包括形成一柵極介電層于此襯底上，形成一第一導 電層于此柵極介電層之上，形成一第二介電層于此第一導電層之上， 圖案化多條光刻膠于此第二介電層之上，其中相鄰的光刻膠條系被一 分隔距離所分隔，這些光刻膠條系沿著第一方向而平行延伸，這些光 刻膠條具有一條寬度。刻蝕此第一導電層與此第二介電層以外露此柵 極介電層未被這些光刻膠條所覆蓋的部分，進而形成多條字線沿著此 第一方向而平行延伸，此字線具有對應的側壁表面。利用這些字線作 為掩膜而形成多個第一摻雜區域于此襯底中。形成一第三介電層于這 些字線之上以及此柵極介電層的外露部分之上。針對此第三介電層進 行非等向性刻蝕，以形成多個第一字線結構，這些被包覆的字線結構
系在期間定義多個溝槽，其中此多個字線結構中被包覆的字線結構系包括(a)此多條字線中的一字線，(b)位于此字線的側壁表面上的介 電側壁子，(C) 一介電罩掩膜于此字線之上。利用這些字線結構作為掩 膜，形成多個第二摻雜區域于此襯底之上或此襯底中的溝槽之中。形 成一可編程電阻層于這些字線結構之上、以及在此多個溝槽中的隔溝 槽之一中。刻蝕此可編程電阻層與此隔溝槽之一中的第二摻雜區域， 進而從此可編程電阻層形成多對存儲構件結構，并從這些第二摻雜區 域形成摻雜區域對，這些摻雜區域對包括對應的第三摻雜區域與第四 摻雜區域介于相鄰的字線結構之間，這些存儲構件結構對包括對應的 第一存儲構件結構與第二存儲構件結構于相鄰的字線結構之間且具有 底表面電接觸至對應的第三摻雜區域與第四摻雜區域，此存儲構件結 構具有上表面；形成一位線材料層于此存儲構件結構之上的上表面上。 以及進行刻蝕以形成多條位線以及多個存儲構件，進而形成一存儲單 元陣列，這些存儲構件包括此第一存儲構件結構與第二存儲構件結構 之一的一部分，這些位線具有沿著一第二方向平行延伸的側壁，此第 二方向系垂直于此第一方向，這些存儲構件具有與此對應位線的側壁 對準的側壁。


圖1是根據本發明一實施例，繪示一存儲單元陣列其包括有相變 化存儲構件的示意圖。
圖2是根據本發明一實施例，繪示一集成電路裝置其包括有相變 化存儲陣列的方塊圖。
圖3是繪示一自對準存儲單元陣列的實施例。
圖4a至5是為圖3的存儲陣列的部分詳解圖。
圖6-25是根據一實施例，繪示用以制造一自對準存儲單元陣列的 工藝順序。
主要元件符號說明
100 存儲陣列 101-108存儲構件101, 102, 103， 104 主動區110a，b,c共同源極線112a,b，c,d字線
114a,b位線
131-138存儲單元150字線驅動器
152位線電流源
154源極線終端電路
160,162底電極
161,163頂電極
200集成電路
202存儲陣列
204列譯碼器
206字線
208行譯碼器
210位線
212總線
216數據總線
218數據輸入線
220其它電路
300半導體襯底
301a,b，c,d摻雜區域(漏極)
302a，b，c,d摻雜區域(源極)
305柵極介電層
320介電隔離結構
340介電結構
360存儲構件厚度
370側壁表面
380導線側邊
381存儲構件寬度382存儲構件側邊
400介電填充溝槽
501第一隔離距離
510字線寬度
511第二隔離距離
550存儲單元面積
602第一導電層
603第二導電層
604第二介電層
605光刻膠條
606光刻膠條寬度
607分隔距離
700經修剪光刻膠條
701經修剪光刻膠條寬度
800溝槽
801字線結構
900字線結構
902摻雜區域
1000介電材料層
mo側壁介電子
1111掩膜部分
1200摻雜區域
1300介電層
1310平面化表面
1400光刻膠材料條
1410側邊
1700介電結構
1800光刻膠材料條
2000存儲材料層
2010介電襯底層2100溝槽
2120摻雜區域對
2150存儲構件結構
2160介電襯底
2170底電極
2200介電隔離結構
2250平坦表面
2400光刻膠材料條
具體實施例方式
以下將參照至特定結構實施例與方法而詳述本發明。可以理解的 是，本發明內容說明章節目的并非在于定義本發明。本發明系由權利 要求書所定義。舉凡本發明的實施例、特征、目的及優點等將可透過 下列權利要求書及所附圖式獲得充分了解。在不同實施例中的相似元 件，將以相似的標號進行標示。
以下將參照圖1至圖25詳述本發明。
圖1是繪示一存儲陣列100的示意圖，其可以使用如圖3的存儲 單元而實施，或者使用其它如本文所述的存儲單元亦可。八個存儲單 元131，132，133，134,135，136，137， 138是具有各自的存儲構件 101，102，103，104,105，106，107, 108，如圖1所示，但此圖僅代表一陣列 的一小部分，此陣列可以包括上百萬個存儲單元。
在圖1的示意之中，共同源極線110a, 110b, 110c，字線112a, 112b, 112c， 112d大致平行于Y軸而排列。位線114a, 114b大致沿著X軸平 行排列。因此，一 Y軸譯碼器與一字線驅動器150 (具有設置、復位 與讀取模式)耦合至字線112a， 112b, 112c, 112d。用以設置、復位以及 讀取模式的位線電流源152、 一譯碼器與感測放大器(未示)耦接至位 線114a， 114b。共同源極線110a, 110b, 110c耦接至源極線終端電路154， 例如一接地終端。此源極線終端電路154可包括偏壓電路(例如電壓 源與電流源)，以及譯碼電路，以在某些實施例中施加偏壓安排(而 非接地)至源極線。共同源極線110a耦接至存儲單元131,135的源極終端。共同源極 線110b耦接至存儲單元132，133，136，137的源極終端。共同源極線110c 耦接至存儲單元134,138的源極終端。字線U2a耦接至存儲單元 131，135的柵極終端。字線112b耦接至存儲單元132,136的柵極終端。 字線112c耦接至存儲單元133,137的柵極終端。字線112d耦接至存儲 單元134,138的柵極終端。
包括有各自的存儲構件101,102的存儲單元131,132為代表性存儲 單元。存儲單元131的漏極耦接至存儲構件101的底電極160，其接著 耦接至頂電極161。相似地存儲單元132的漏極耦接至存儲構件102 的底電極162，其接著耦接至頂電極163。頂電極161,163耦接至位線 114a。自對準存儲單元131,132在存儲單元131的漏極與存儲單元132 的漏極之間、以及在存儲單元131的底電極160與存儲單元132的底 電極162之間，具有介電隔離結構。在某些實施例中，存儲單元的底 電極被刪除。
在操作中，電流源152以及字線驅動器150以低電流讀取模式、 一種以上的中間電流設定模式、以及較高電流復位模式操作。在較高 電流復位模式時， 一穿過選定存儲單元(例如包括有存儲構件101的 存儲單元131)的電流路徑180a，通過施加一電流至位線114a、并施 加電壓于字線112a之上而建立，此電壓足以啟動存儲單元131的存取 晶體管，使得電流流經源極線110a。
相似地，在低電流讀取模式， 一穿過選定存儲單元(例如包括有 存儲構件104的存儲單元134)的電流路徑180b，通過施加一電流至 位線114a、并施加電壓至字線導體112d而建立，此電壓足以啟動存儲 單元134的存取晶體管并提供電流至源極線110c。
在設置模式時(用于一種以上的電流位階)，使能一存取晶體管， 如同前述讀取模式。
存儲單元的實施例包括以相變化為主的存儲材料用于存儲構件 101, 102， 103, 104, 105, 106， 107, 108之中，相變化存儲材料包括含硫屬
化物材料與其它材料。硫屬化物包括下列四元素之任一者氧(0)、
硫(S)、硒(Se)、以及碲(Te)，形成元素周期表上第VI族的部分。硫屬化物包括將一硫屬元素與一更為正電性的元素或自由基結合 而得。硫屬化合物合金包括將硫屬化合物與其它物質如過渡金屬等結 合。 一硫屬化合物合金通常包括一個以上選自元素周期表第IV族的元
素，例如鍺(Ge)以及錫(Sn)。通常，硫屬化合物合金包括下列元 素中一個以上的復合物銻(Sb)、鎵(Ga)、銦(In)、以及銀(Ag)。 許多以相變化為基礎的存儲材料已經被描述于技術文件中，包括下列
合金鎵/銻、銦/銻、銦/硒、銻/碲、鍺/碲、鍺/銻/碲、銦/銻/碲、鎵/
硒/碲、錫/銻/碲、銦/銻/鍺、銀/銦/銻/碲、鍺/錫/銻/碲、鍺/銻/硒/碲、 以及碲/鍺/銻/硫。在鍺/銻/碲合金家族中，可以嘗試大范圍的合金成分。
此成分可以下列特征式表示TeaGebSb1G(Ka+b)。
一位研究員描述了最有用的合金為，在沉積材料中所包含的平均 碲濃度遠低于70%，典型地低于60%，并在一般型態合金中的碲含量 范圍從最低23%至最高58%，且最佳介于48%至58%的碲含量。鍺的 濃度高于約5%，且其在材料中的平均范圍從最低8%至最高30%， 一 般低于50%。最佳地，鍺的濃度范圍介于8%至40%。在此成分中所剩 下的主要成分則為銻。(Ovshinky '112專利，欄10~11)由另一研究 者所評估的特殊合金包括Ge2Sb2Te5、 GeSb2Te4、以及GeSb4Te7。
(Noboru Yamada， "Potential of Ge-Sb-Te Phase-change Optical Disks for High-Data-Rate Recording", S尸ffi v.37M, pp. 28-37(1997))更一般地，過 渡金屬如鉻(Cr)、鐵(Fe)、鎳(Ni)、鈮(Nb)、鈀(Pd)、鈾(Pt)、以及上述 的混合物或合金，可與鍺/銻/碲結合以形成一相變化合金其包括有可編 程的電阻性質。可使用的存儲材料的特殊范例，如Ovshinsky '112專 利中欄11-13所述，其范例在此系列入參考。
相變化合金能在此單元主動信道區域內依其位置順序在材料為一 般非晶狀態的第一結構狀態與為一般結晶固體狀態的第二結構狀態之 間切換。這些合金至少為雙穩定態。此詞匯「非晶」用以指稱一相對 較無次序的結構，其較之一單晶更無次序性，而帶有可檢測的特征如 較之結晶態更高的電阻值。此詞匯「結晶態」用以指稱一相對較有次 序的結構，其較之非晶態更有次序，因此包括有可檢測的特征例如比 非晶態更低的電阻值。典型地，相變化材料可電切換至完全結晶態與完全非晶態之間所有可檢測的不同狀態。其它受到非晶態與結晶態的 改變而影響的材料特中包括，原子次序、自由電子密度、以及活化能。 此材料可切換成為不同的固態、或可切換成為由兩種以上固態所形成 的混合物，提供從非晶態至結晶態之間的灰階部分。此材料中的電性 質亦可能隨之改變。
相變化合金可通過施加一電脈沖而從一種相態切換至另一相態。 先前觀察指出， 一較短、較大幅度的脈沖傾向于將相變化材料的相態 改變成大體為非晶態。 一較長、較低幅度的脈沖傾向于將相變化材料 的相態改變成大體為結晶態。在較短、較大幅度脈沖中的能量夠大， 因此足以破壞結晶結構的鍵能，同時夠短因此可以防止原子再次排列 成結晶態。在沒有不適當實驗的情形下，可以利用實驗方法決定特別 適用于一特定相變化合金的適當脈沖量變曲線。在本發明的下述部分 中，相變化材料指GST (鍺銻碲)，并且可以理解的是，亦可使用其
它類型的相變化材料。本發明中所描述適用于PCRAM中的材料為 Ge2Sb2Te5。
接著系簡單描述四種電阻存儲材料。
l.硫屬化物材料
GexSbyTezx:y:z = 2:2:5
或其它成分為x: 0~5; y: 0~5; z: 0~10
以氮、硅、鈦或其它元素摻雜的GeSbTe亦可被使用。
形成方法利用PVD濺射或磁控(Magnetron)濺射方式，其反應氣 體為氬氣、氮氣、及/或氦氣、壓力為1 mTorr至100mTorr。此沉積步 驟一般在室溫下進行。一長寬比為1~5的準直器(collimater)可用以改良 其注入表現。為了改善其注入表現，亦可使用數十至數百伏特的直流 偏壓。另一方面，同時合并使用直流偏壓以及準直器也是可行的。
有時需要在真空中或氮氣環境中進行一沉積后退火處理，以改良 硫屬化物材料的結晶態。此退火處理的溫度典型地介于10(TC至400。C 之間，而退火時間則少于30分鐘。
硫屬化物材料的厚度隨著單元結構的設計而定。 一般而言，硫屬化物的厚度大于8納米者可以具有相變化特性，使得此材料展現至少 雙穩定的電阻態。
2. 超巨磁阻(CMR)材料 PrxCayMn03
x:y = 0.5:0.5
或其它成分為x: 0~l;y: 0 1。 包括有錳氧化物的超巨磁阻材料亦可被使用。
形成方法利用PVD濺射或磁控濺射方式，其反應氣體為氬氣、
氮氣、氧氣及/或氦氣、壓力為lmTorr至100mTorr。此沉積步驟的溫 度可介于室溫至60(TC，視后處理條件而定。 一長寬比為
5之準直器 (collimater)可用以改良其注入表現。為了改善其注入表現，亦可使用數 十至數百伏特的直流偏壓。另一方面，同時合并使用直流偏壓以及準 直器也是可行的。可施加數十高斯(Gauss)至10,000高斯之間的磁場， 以改良其磁結晶態。
可能需要在真空中或氮氣環境中或氧氣/氮氣混合環境中進行一沉 積后退火處理，以改良超巨磁阻材料的結晶態。此退火處理的溫度典 型地介于40(TC至600°C，而退火時間則少于2小時。
超巨磁阻材料的厚度隨著存儲單元結構的設計而定。厚度介于10 納米至200納米的超巨磁阻材料，可被用作為核心材料。
一 YBCO(YBaCu03， 一種高溫超導體材料)緩沖層通常被用以改良 超巨磁阻材料的結晶態。此YBCO的沉積在沉積超巨磁阻材料之前進 行。YBCO的厚度介于30納米至200納米。
3. 雙元素化合物
NixOy、 TixOy、 AlXOy、 WxOy、 Zl^Oy 、 Z^Oy 、 CUxOy等
x:y= 0.5:0.5
或其它成分為x: 0~1; y: 0~1
形成方法利用PVD濺射或磁控濺射方式，其反應氣體為氬氣、
氮氣、氧氣、及/或氦氣、壓力為1 mTorr至100mTorr，其標靶金屬氧 化物為如NixOy、 TixOy、 AlxOy、 WxOy、 ZnxOy、 ZrxOy、 CuxOy等。此 沉積步驟一般在室溫下進行。 一長寬比為1~5之準直器可用以改良其注入表現。為了改善其注入表現，亦可使用數十至數百伏特之直流偏 壓。若有需要時，同時合并使用直流偏壓以及準直器也是可行的。
有時需要在真空中或氮氣環境或氧氣/氮氣混合環境中進行一沉積 后退火處理，以改良金屬氧化物內的氧原子分布。此退火處理的溫度
典型地介于40(TC至60(TC之間，而退火時間則少于2小時。
2. 反應性沉積利用PVD濺射或磁電管濺射方式，其反應氣體為
氬氣/氧氣、氬氣/氮氣/氧氣、純氧、氦氣/氧氣、氦氣/氮氣/氧氣等，壓
力為1 mTorr至100mTorr，其標耙金屬氧化物為如Ni、 Ti、 Al、 W、 Zn、 Zr、 Cu等。此沉積步驟一般在室溫下進行。 一長寬比為1~5的準 直器可用以改良其注入表現。為了改善其注入表現，亦可使用數十至 數百伏特的直流偏壓。若有需要時，同時合并使用直流偏壓以及準直 器也是可行的。
有時需要在真空中或氮氣環境或氧氣/氮氣混合環境中進行一沉積 后退火處理，以改良金屬氧化物內的氧原子分布。此退火處理的溫度 典型地介于40(TC至60(TC之間，而退火時間則少于2小時。
3. 氧化使用一高溫氧化系統(例如一高溫爐管或一快速熱處理 (RTP))進行氧化。此溫度介于200。C至700°C、以純氧或氮氣/氧氣混 合氣體，在壓力為數mTorr至一大氣壓下進行。進行時間可從數分鐘 至數小時。另一氧化方法為等離子體氧化。 一無線射頻或直流電壓源 等離子體與純氧或氬氣/氧氣混合氣體、或氬氣/氮氣/氧氣混合氣體， 在壓力為1 mTorr至100 mTorr下進行金屬表面的氧化，例如Ni、 Ti、 Al、 W、 Zn、 Zr、 Cu等。此氧化時間從數秒鐘至數分鐘。氧化溫度從 室溫至約30(TC，視等離子體氧化的程度而定。
4. 聚合物材料
摻雜有銅、碳六十、銀等的TCNQ PCBM-TCNQ混合聚合物
形成方法利用熱蒸發、電子束蒸發、或原子束外延系統(MBE) 進行蒸發。 一固態TCNQ以及摻雜物系在一單獨室內進行共蒸發。此 固態TCNQ以及摻雜物置于一鉤座或一鉭座或一陶瓷座中。接著施加 一大電流或電子束，以熔化反應物，使得這些材料混合并沉積于晶圓之上。此處并未使用反應性化學物質或氣體。此沉積作用在壓力為10-4
Torr至10-10 Torr下進行。晶圓溫度介于室溫至200°C。
有時需要在真空中或氮氣環境中進行一沉積后退火處理，以改良 聚合物材料的成分分布。此退火處理的溫度典型地介于室溫至300°C， 而退火時間則少于1小時。
2.旋轉涂布使用一旋轉涂布機與經摻雜的TCNQ溶液、轉速低 于IOOO rpm。在旋轉涂布之后，此晶圓靜置(典型地在室溫下，或低 于20(TC的溫度) 一足夠時間以利固態的形成。此靜置時間可介于數分 鐘至數天，視溫度以及形成條件而定。
用以形成硫屬化物的例示方法之一利用PVD濺射或磁控 (Magnetron)濺射方式，其反應氣體為氬氣、氮氣、及/或氦氣、壓力為 1 mTorr至100 mTorr。此沉積步驟一般在室溫下進行。 一長寬比為1 5 之準直器(collimater)可用以改良其注入表現。為了改善其注入表現，也 可使用數十至數百伏特的直流偏壓。另一方面，同時合并使用直流偏 壓以及準直器也是可行的。
有時需要在真空中或氮氣環境中進行一沉積后退火處理，以改良 硫屬化物材料的結晶態。此退火處理的溫度典型地介于10(rC至40(TC， 而退火時間則少于30分鐘。
硫屬化物材料的厚度隨著細胞結構的設計而定。 一般而言，硫屬 化物的厚度大于8納米者可以具有相變化特性，使得此材料展現至少 雙穩定的電阻態。
圖2為一實施例中的集成電路的簡化方塊圖。集成電路200包括 一存儲陣列202，其利用如本發明所述的自對準存儲構件以及存儲單元 面積4FZ而實施于一半導體襯底之上。具有讀取、設置與復位模式的列 譯碼器204耦接至多條字線206，并且在存儲陣列202中沿著各列排列。 一行譯碼器208耦接至多條位線210，位線210沿著各列而在存儲陣列 202中排列，以讀取、設置并復位在存儲陣列202中的存儲單元。地址 經由總線212而供應至行譯碼器208與列譯碼器204。在方塊214中的 感測放大器與數據輸入結構，包括用于讀取、設置與復位模式中的電 流源，經由數據總線216而耦接至行譯碼器208。數據從集成電路200的輸入/輸出端、或在集成電路200內部或外部的其它數據源，經由數
據輸入線218而傳送至方塊214的數據輸入結構。在例示的實施例中， 其它電路220包括于集成電路200之上，例如泛用目的處理器或特殊 目的應用電路，或可以提供系統單芯片功能(通過相變化存儲單元陣 列的支持)的模塊組合。數據是從方塊214中的感測放大器，經由數 據輸出線222而輸出至集成電路的輸入/輸出端，或者傳輸至集成電路 200內部或外部的其它數據目的。
在本實施例中所使用的控制器使用了偏壓安排狀態機器224，控制 了偏壓安排供應電壓的施加以及電流源226，例如讀取、設置、復位、 以及確認電壓及/或字線與位線的電流，且利用存取控制程序而控制字 線/源極線操作電壓。此控制器可以利用此領域中所習知的特殊目的邏 輯電路而實施。在替代實施例中，控制器包括了一通用目的處理器， 其可以實施于同一集成電路上，此集成電路執行了計算機程序以控制 此裝置的操作。在又一實施例中，特殊目的邏輯電路與泛用目的處理 器的組合，可以用來實施此控制器。
圖3與圖4a-4d是根據本發明一實施例而繪示一交叉點陣列的部分 剖面。圖3是根據字線112的剖面而繪示，并且包括形成于一半導體 襯底300上的存儲單元131, 132, 133與134。
一柵極介電層305形成于襯底300上。字線112 (包括112a， 112b, 112c, 112d)沿著一第一方向平行延伸進入與離開圖3的剖面，字線112 位于柵極介電層305之上。字線112具有字線寬度510以及對應的側 壁表面370。在例示實施例中，字線112包括第一與第二導體層。在替 代實施例中，字線包括一單一導體層。字線112a, 112b, 112c, 112d形 成了在存儲單元131, 132， 133, 134中的存取晶體管的對應柵極。
介電結構340形成一保護層，覆蓋了字線112并延伸覆蓋到導線 110，此介電結構340將字線112隔離于存儲構件160, 162, 164, 166與 導線110。介電結構340包括了介電材料，并且包括在字線112的掩膜 部分llll、在字線112的側壁表面370的上側壁介電子1110、以及位 于源極線110之上的介電結構1700。
存儲單元131具有摻雜區域301a作為漏極、以及摻雜區域302a作為源極，存儲單元132具有摻雜區域301b作為漏極、以及摻雜區域
302b/302c作為源極，存儲單元133具有301c作為漏極、以及摻雜區 域302b/302c作為源極，存儲單元134具有摻雜區域301d作為漏極、 以及摻雜區域302d作為源極。如圖3所示，慘雜區域301a以及摻雜 區域301b在相鄰字線112a與112b之間形成一對摻雜區域。此外，摻 雜區域301c以及摻雜區域301d在相鄰字線112c與U2d之間形成一 對摻雜區域。
摻雜區域301,302可以利用自對準注入工藝而實施，利用字線112 以及側壁介電子1110作為掩膜。在本實施例中的自對準利用字線112 以及側壁介電子1110以定義在二者之間的溝槽，此溝槽用以定位摻雜 區域301,302以及位于溝槽之上與之中的額外裝置元件，因此使得此工 藝成為一個完全的自對準工藝。作為自對準工藝會減少對于額外掩膜 的需求，因而簡化工藝。 一完整的自對準工藝也消除了陣列的對準需 求，因此增加了整體的陣列密度。所生成的存儲單元陣列為一無接點 電極陣列，表示其消除了對于額外光刻步驟的需求，以生成額外的接 點至存取晶體管的漏極終端。消除額外接點的需求，有助于減少存儲 單元的整體尺寸。
在圖3所繪示的實施例中，包括一導電材料307的底電極層的部 分，與摻雜區域301,302形成電接觸，在較佳實施例中的底電極層307 包括硅化物。在某些替代實施例中，則可省略此底電極層307。
導線110沿著第一方向延伸，位于存儲單元的源極終端302之上 并且與底電極層307電接觸。在某些替代實施例中，此導線110被省 略，且位于對應摻雜區域302之上的底電極層307系作用為共同源極 線。在某些替代實施例中，其中導線110與底電極層307被省略，則 作用為源極終端的摻雜區域302系同時作用為共同源極線。
介電隔離結構320延伸進入襯底300中，以隔離在相鄰字線之間 的摻雜區域(例如在字線112a,112b之間的摻雜區域31a， 301b)。此 外，介電隔離結構320將在相鄰字線之間的存儲構件對隔離(例如在 字線112a， 112b之間的存儲構件160， 162)。在繪示的實施例中，介電 隔離結構包括二氧化硅。存儲單元131, 132, 133， 134的存儲構件160, 162， 164, 166位于側 壁介電子1110之上，且這些存儲構件160, 162, 164, 166具有與相對應 漏極區域301電接觸的底表面。
每一存儲構件160， 162， 164， 166包括了相對應的主動區域(例如 一非晶相區域或相變化區域)IOI, 102, 103， 104以指示一特定存儲單元 的狀態或相態。在存儲構件160, 162, 164， 166中的每一存儲構件的厚 度360可以實質上非常薄。每一存儲構件的平均厚度，典型地為約2 納米至50納米之間，且在某些實施例中較佳為20納米。在主動區域 101, 102， 103, 104中的存儲材料體積可以非常微小，由存儲構件160, 162， 164, 166的厚度360以及存儲構件160, 162, 164, 166的寬度(參見 圖4d，標號381)所決定。在某些實施例中，存儲構件160, 162, 164, 166 的厚度360由薄膜技術的厚度所決定，并且不被用以制造此存儲單元 的光刻工藝的最小特征尺寸F所限制。在較佳實施例中，存儲構件160， 162， 164, 166的厚度360實質上小于字線寬度510。
導線114具有側邊(請參見圖4d，標號380)其平行于第二方向 而延伸，第二方向垂直于第一方向，位線114形成了存儲單元131， 132, 133, 134的頂電極。在替代實施例中，位線114位于一介電填充層之上， 并且經由一導電栓塞而與存儲單元131， 132, 133, 134的頂電極形成電 接觸。
在例示實施例中的存儲構件包括了含有至少二固態相的存儲材 料，例如硫屬化物材料或其它相關材料，其可通過施加電流通過此存 儲構件或施加電壓于頂與底電極之間，而可逆地誘發此二固態相。
可以理解的是，多種材料可以用于導電位線、導電字線以及導電 源極線，包括鋁、氮化鈦、以及含鎢材料等金屬，以及非金屬導電材 料如經摻雜的多晶硅等。在例示實施例中，適用于底電極的材料包括 了氮化鈦或氮化鉭。或者，這些電極由氮化鋁鈦或氮化鋁鉭所構成， 或者在其它例子中，包括了一種以上選自下列群組之元素鈦、鎢、 鉬、鋁、鉭、銅、鉑、銥、鑭、鎳、釕及其合金。
圖4a-4d繪示了在圖3的實施例，沿著4a-4a， 4b-4b， 4c-4c, 4d-4d 線所做的剖面線，并且繪示了介電填充溝槽400，其系平行于第二方向而延伸。此溝槽400系延伸至介電結構340，并且在陣列中介電結構 340不存在的部分，此溝槽400延伸至襯底之中。圖4a繪示了此溝槽 400隔離位線114以及在對應位線114之下的隔離結構320。圖4b與 圖4c分別繪示了字線112b以及摻雜區域302b/302c的剖面圖，其中溝 槽400延伸至介電結構340。圖4d繪示了此溝槽隔離了位于對應位線 114之下的摻雜區域301，同時隔離了存儲構件160, 168，并且隔離了 主動區域101， 105。如圖4d所示，存儲構件160， 168具有側邊382， 其系對準至對應位線114a, 114b的側邊380。
圖5繪示了在圖3以及圖4a-4c的實施例的上視平面圖。在圖5 中，介電結構340以及溝槽400的介電材料被省略，以求圖式清晰。 具有位線寬度500的位線114被一第一隔離距離501所分隔。具有字 線寬度510的字線112被一第二隔離距離511所分隔。在較佳實施例 中，位線寬度500與第一隔離距離501的總和，等于特征尺寸F的兩 倍，且F較佳為用以生成字線112與114的光刻工藝的最小特征尺寸， 且字線寬度510與第二隔離距離511的總和也是等于特征尺寸F的兩 倍，使得存儲單元的面積550等于4F2。
圖6至圖25繪示了制造一存儲陣列的工藝流程，其使用了如本發 明所述的存儲單元。圖6繪示了形成一柵極介電層305于一半導體襯 底300之上，形成一第一導電層602于柵極介電層305之上，形成第 二導電層603于第一導電層602之上形成一第二介電層604于第二導 電層603之上，并且圖案化一光刻膠層于第二介電層604之上，此光 刻膠層包括了光刻膠條605。此光刻膠條605具有寬度606，并且各光 刻膠條之間以一距離607而分隔，每一寬度606與距離607較佳等于 用以生成光刻膠條605的光刻工藝的最小光刻特征尺寸F。在一替代實 施例中，第二導電層603被省略。在某些實施例中，柵極介電層305 包括二氧化硅，第一導電層602包括一經摻雜多晶硅，第二導電層603 包括硅化物，且第二介電層604包括氮化硅或其它可以被用以針對柵 極介電層305進行選擇性刻蝕的材料。
接著，在圖6結構中的光刻膠條被修剪，產生圖7的結構其具有 光刻膠條700。此修剪可以通過如等向性刻蝕(使用氧化物等離子體)而實施。光刻膠條700的寬度701小于寬度606，此寬度701較佳小于 最小光刻特征尺寸F。接著，針對圖7的結構進行刻蝕，生成圖8的結構，其具有溝槽 800以及字線結構801，包括字線112。字線U2平行一第一方向而與 圖8的剖面平面垂直延伸。在例示實施例中的字線112包括了第一導 電層602的材料以及第二導電層603的材料。字線112具有字線寬度 510以及字線側壁表面370，各字線112之間以一字線隔離距離511而 分隔。在較佳實施例中，字線寬度510與字線隔離距離511的總和， 為特征尺寸F的兩倍，而F較佳為最小特征尺寸。接著，摻雜物系注入于溝槽800以下的襯底中，且光刻膠條700 從圖8的結構中移除，生成圖9的結構，其具有字線結構900以及經 摻雜區域902。摻雜區域902可以利用自對準注入工藝而實施，其利用 字線結構900作為掩膜。圖10繪示形成一介電材料層1000于圖9的結構之上。在例示的 實施例中，介電材料層1000包括與第二介電層604相同的材料，例如 氮化硅，并且可以相對于層305進行選擇性刻蝕。圖ll繪示了非等向 性刻蝕的結果，從層1000形成側壁介電子1110于字線112的側壁370 之上，而留下介電材料掩膜部分1111于字線112的頂端。圖12繪示了在襯底中形成摻雜區域1200，其系對準至側壁介電子 而位于字線結構1100之間(如圖11的結構)，并且形成導電層(或 者底電極層)307于每一摻雜區域1200之上，導電層可舉例如硅化物。 慘雜區域1200的實施可以利用自對準注入工藝而進行，其利用字線結 構1100作為掩膜。或者，摻雜區域1200的實施可以通過移除底電極 層307未被字線結構IIOO覆蓋的部分，接著在摻雜區域902之上利用 習知的選擇性外延成長，而形成摻雜區域1200。在例示實施例中的底 電極層307包括了硅化物。在替代實施例中，底電極層307被省略。接著， 一介電層1300形成于圖12的結構上，通過沉積一順形介 電層(例如二氧化硅)并利用化學機械研磨CMP或其它工藝平面化， 以外露字線結構1100，并提供平面化表面1310給后續工藝，而形成圖 13所繪示的結構。在某些實施例中，介電填充層1300包括了二氧化硅。接著，光刻膠材料條1400形成于圖13所繪示的結構上，光刻膠
材料條的排列使得其具有側邊1410位于字線結構1100之上，外露了 介于字線結構1100之間的區域，包括存儲單元的源極，并且遮蔽字線 結構1100之間的區域，在此區域上將形成底電極以及存儲單元的漏極， 因而產生圖14所繪示的結構。
接著，介電填充層1300未被光刻膠材料條1400所覆蓋的部分， 利用光刻膠材料條1400以及介電掩膜部分1111作為掩膜而進行刻蝕， 因而形成溝槽1500，并生成如圖15所繪示的結構，溝槽1500系平行 第一方向而延伸。
接著，包括如鎢等材料的導線110形成于溝槽1500之中并移除光 刻膠材料條，生成如圖16所繪示的結構。導線IIO (選擇性)可利用 化學氣相沉積CVD等方法以及此領域所熟知的回刻蝕技術而形成。
接著，介電材料層形成于圖16所繪示的結構之上，并且利用化學 機械研磨或其它工藝以提供一平面化表面1710給后續工藝，而生成如 圖17所示的結構，其在導線IIO之上具有介電結構1700。在繪示實施 例中，此介電材料層包括與第二介電層604相同的材料。舉例而言， 此介電材料層可以利用此領域中熟知的原子層沉積技術ALD而形成。
接著，光刻膠材料條1800形成于圖17的結構之上，光刻膠材料 條1800遮蔽了導線110以及包括了存儲單元之源極的區域，并且外露 了將會包括漏極以及底電極的介電填充層1300區域，生成如圖18所 示的結構。在某些實施例中，省略了形成光刻膠材料條1800的步驟。
接著，使用光刻膠材料條1800、掩膜部分1111以及側壁介電子 1110作為刻蝕掩膜，對圖18的結構進行刻蝕而形成溝槽1900，此刻 蝕步驟將介電填充層1300向下刻蝕至底電極層307的表面，生成圖19 所示的結構。
接著，從圖19的結構中移除光刻膠材料條1800，并且形成一順形 存儲材料層2000其包括一厚度360，接著在存儲材料層2000之上形成 一順形介電襯底層2010，生成如圖20所示的結構。在例示實施例中， 介電襯底層2010包括了二氧化硅。在某些替代實施例中，介電襯底層 2010被省略。存儲材料層2000包括一可編程電阻材料，例如相變化材料其包括了硫屬化物材料以及其它上述的材料。
接著，針對圖20的結構進行非等向性刻蝕，其刻蝕劑并不會刻蝕
穿過掩膜部分1111、介電結構1700以及側壁介電子1110。若使用氧 化物作為介電襯底層2010，則典型地使用含氟等離子體刻蝕。若使用 如氮化鈦等材料作為介電襯底層2010，則典型地使用含氯等離子體刻 蝕。此工藝會在側壁介電子110之上生成存儲構件結構2150，在底電 極2170上生成存儲構件結構2150，在存儲構件結構2150上生成介電 襯底2160、以及溝槽2100。溝槽2100延伸進入襯底300之中，其深 度足以將摻雜區域對2120彼此導電隔離，而摻雜區域對2120位于相 鄰的字線112之間。這些溝槽具有寬度2110，其較佳系實質上小于最 小光刻特征尺寸F。此外，此溝槽導電地隔離了存儲構件結構2150， 其系位于相鄰字線112之間。存儲構件結構2150包括了可編程電阻材 料2000,因此存儲構件結構2150具有底表面其與底電極2170的上表 面電接觸。
接著，圖21結構中的溝槽2100以一電隔離材料填充，并利用CMP 或其它工藝進行平面化，以外露存儲構件結構2150的上表面，并提供 平坦表面2250給后續工藝，生成如圖22所示的結構，其具有介電隔 離結構2200。
接著， 一位線材料層2310系形成于存儲構件2150以及掩膜部分 1111之上，生成如圖23所繪示的結構。
接著， 一光刻膠材料條2400在圖23所繪示的結構上形成并圖案 化，生成如圖24至圖25所繪示的結構。圖25為圖24結構的上視圖。 光刻膠材料條2400形成于存儲單元陣列的位線即將形成的位置上。
接著，在圖24至圖25中未被光刻膠材料條2400覆蓋的部分，被 刻蝕而形成溝槽，這些溝槽接著以介電材料填充，并移除光刻膠材料 條，生成圖3至圖5所繪示的存儲陣列。
本發明所述的存儲單元陣列實施例位于一半導體襯底之上，包括 了位于此半導體襯底之上的多條字線而沿著一第一方向平行延伸，這 些字線具有字線寬度以及對應的側壁表面；位于這些側壁表面上的一 側壁介電層；位于此襯底中且介于二相鄰字線之間的多對摻雜區域，其中各對摻雜區域包括對應的第一摻雜區域與第二摻雜區域；多個存 儲構件，包括一可編程電阻材料其在此側壁介電層之上具有一主動區 域、第一存儲構件與第二存儲構件其位于此多個存儲構件之中且在二 相鄰字線之間具有一底表面以與對應的此第一慘雜區域與第二摻雜區域電接觸；多個頂電極結構位于此多個存儲構件中的這些存儲構件之 上并與這些存儲構件電接觸，此頂電極結構具有沿著一第二方向延伸 的側壁，此第二方向垂直于此第一方向，此多個存儲構件中的這些存 儲構件具有與對應的這些頂電極結構的側壁對準的側壁；以及多個介 電隔離結構，其中這些介電隔離結構隔離對應的第一摻雜區域對、第 二摻雜區域對與相鄰的字線。本發明所述的實施例的優點包括，自對準存儲單元其具有較小的 尺寸，因此提供高密度的陣列結構，以及用以制造此等結構的方法能 夠符合大尺寸存儲裝置的嚴格工藝變量規格。雖然本發明己參照較佳實施例來加以描述，所應理解的是，本發 明創作并未受限于其詳細描述內容。替換方式及修改樣式己于先前描 述中所建議，并且其它替換方式及修改樣式將為本領域技術人員所思 及。特別是，根據本發明的結構與方法，所有具有實質上相同于本發 明的構件結合而達成與本發明實質上相同結果者皆不脫離本發明之精 神范疇。因此，所有此等替換方式及修改樣式系意欲落在本發明于隨 附權利要求書及其均等物所界定的范疇之中。任何在前文中提及的專 利申請案以及印刷文本，均系列為本案的參考。
權利要求
1、一種存儲器結構，其特征在于，該存儲器結構包括一存儲單元陣列，位于一襯底上，其中該存儲單元陣列的一存儲單元包括一第一字線，位于該襯底上而沿著一第一方向延伸，該第一字線具有一第一字線寬度以及一第一主要側壁表面；一第一側壁介電構件，形成于該第一字線的該第一主要側壁表面上；一第一存儲構件，位于該第一側壁介電構件上，該第一存儲構件具有一第一底表面；一第一摻雜區域，位于該襯底上而電接觸至該第一底表面；以及一頂電極構件，具有沿著一第二方向延伸的一側邊，該頂電極構件位于該第一存儲構件之上并電接觸至該第一存儲構件，該第一存儲構件具有與該頂電極結構的側邊對準的一側邊。
2、 根據權利要求l所述的存儲器結構，其特征在于，該存儲單元 進一步包括一第二字線，位于該襯底上而沿著該第一方向延伸，該第二字線 具有一第二字線寬度以及一第二主要側壁表面；一第二側壁介電構件，形成于該第二字線的該第二主要側壁表面上；一第二存儲構件，位于該第二側壁介電構件上，該第二存儲構件具有一第二底表面；一第二摻雜區域，位于該襯底上而電接觸至該第二底表面；以及 該頂電極結構位于該第二存儲構件之上并電接觸至該第二存儲構件，該第二存儲構件具有與該頂電極結構的側邊對準的一側邊。
3、 根據權利要求2所述的存儲器結構，其特征在于，該第一及第 二存儲構件，包括一可編程電阻材料且具有一主動區域。
4、 根據權利要求2或3所述的存儲器結構，其特征在于，該第二方向垂直于該第一方向。
5、 根據權利要求2或3所述的存儲器結構，其特征在于，該存儲 單元包括第一底電極與第二底電極，該第一底電極與第二底電極包括 電極材料，該第一底電極位于該第一存儲構件與該第一摻雜區域之間， 該第二底電極位于該第二存儲構件與該第二摻雜區域之間，該第一底 電極與第二底電極位于該第一字線與第二字線之間，該第一底電極與 第二底電極包括一左底電極與一右底電極。
6、 根據權利要求2或3所述的存儲器結構，其特征在于，該第一存儲構件與第二存儲構件的厚度滿足下列條件之一小于等于20納米； 或者介于2納米至50納米之間；或者小于該第一與第二字線寬度的一半。
7、 根據權利要求2或3所述的存儲器結構，其特征在于，該存儲器結構進一步包括一第三摻雜區域其位于該襯底中并相鄰于該第一字線，該第三摻 雜區域是組態為一存取晶體管的一源極終端，該存取晶體管包括一字 線作為柵極、以及該第一摻雜區域與第二摻雜區域之一作為漏極。
8、 根據權利要求7所述的存儲器結構，其特征在于，該存儲單元包括a) —存取晶體管，b) —存儲構件，以及c) 一頂電極結構，使得該些存儲單元設置為一交叉點陣列。
9、 根據權利要求8所述的存儲器結構，其特征在于，該存儲器結 構進一步包括多條位線其與該第二方向平行而延伸，每一該位線具有一位線寬度，其中相鄰的位線是以一第一分隔距離而隔離；該第一字線與第二字線之間是以一第二分隔距離而隔離； 每一該第一存儲單元與第二存儲單元具有一存儲單元面積，該存 儲單元面積沿著該第一方向具有一第一側邊、而沿著該第二方向具有 一第二側邊，該第一惻邊的長度等于該字線寬度與該第二分隔距離， 且該第二側邊的長度等于該位線寬度與該第一分隔距離。
10、 根據權利要求9所述的存儲器結構，其特征在于，該第一側邊的長度等于一特征尺寸F的兩倍，且該第二側邊的長度等于該特征尺寸F的兩倍，使得該存儲單元面積等于4F2。
11、 根據權利要求8所述的存儲器結構，其特征在于，該存儲器結構進一步包括多條位線其沿著該第二方向平行延伸，每一該位線具有一位線寬 度，每一該位線位于該頂電極結構之上并電接觸至該頂電極結構，其中相鄰的位線是以一第一分隔距離而隔離；該第一字線與第二字線之間以一第二分隔距離而隔離； 每一該第一存儲單元與第二存儲單元具有一存儲單元面積，該存 儲單元面積沿著該第一方向具有一第一側邊、而沿著該第二方向具有 一第二側邊，該第一側邊的長度等于該字線寬度與該第二分隔距離， 且該第二側邊的長度等于該位線寬度與該第一分隔距離。
12、 根據權利要求11所述的存儲器結構，其特征在于，該第一側 邊長度等于一特征尺寸F的兩倍，且該第二側邊的長度等于該特征尺 寸F的兩倍，使得該存儲單元面積等于4F2。
13、 根據權利要求2或3所述的存儲器結構，其特征在于，該些 字線位于一第一介電層之上，并包括一第一導電層于該第一介電層之 上，并包括一第二導電層于該第一導電層之上。
14、 一種用以在一襯底上制造一存儲器結構的方法，其特征在于， 形成一存儲單元陣列，位于該襯底上，其中形成該存儲單元陣列的一 存儲單元包括形成一第一字線于該襯底上的一柵極介電層之上，該第一字線沿 著一第一方向延伸，該第一字線具有一第一字線寬度以及一第一主要 側壁表面；形成一第一側壁介電構件，位于該第一字線的該第一主要側壁表 面上；形成一第一存儲構件，位于該第一側壁介電構件之上，該第一存 儲構件具有一底表面其電接觸至一第一摻雜區域；以及形成一頂電極結構，位于該第一存儲構件之上并與該第一存儲構 件電接觸，該頂電極結構具有沿著一第二方向延伸的側邊。
15、 根據權利要求14所述的方法，其特征在于，該方法進一步包括形成一第二字線于該襯底上的該柵極介電層之上，該第二字線沿 著該第一方向延伸，該第二字線具有一第二字線寬度以及一第二主要 側壁表面；形成一第二側壁介電構件，位于該第二字線的該第二主要側壁表面上；以及形成一第二存儲構件，位于該第二側壁介電構件之上，該第一存 儲構件與第二存儲構件位于該第一與第二字線之間，該第二存儲構件 具有一底表面其電接觸至一第二摻雜區域，其中該頂電極結構位于該第二存儲構件之上并與該第二存儲構件電接 觸，且該第一存儲構件與第二存儲構件具有與該頂電極結構對準的側 壁。
16、 根據權利要求15所述的方法，其特征在于，該第一存儲構件 與第二存儲構件包括一編程電阻材料。
17、 根據權利要求15或16所述的方法，其特征在于，該第二方 向垂直于該第一方向。
18、 根據權利要求15或16所述的方法，其特征在于，該存儲單 元包括第一底電極與第二底電極，該第一底電極與第二底電極包括電 極材料，該第一底電極位于該第一存儲構件與該第一摻雜區域之間， 該第二底電極系位于該第二存儲構件與該第二摻雜區域之間。
19、 根據權利要求15或16所述的方法，其特征在于，該方法進 一步包括形成第三摻雜區域于該襯底中而相鄰于該第一字線，該第三摻雜 區域是組態為一存取晶體管的一源極終端，該存取晶體管包括一字線 作為柵極、以及該第一摻雜區域與第二摻雜區域之一作為漏極。
20、 根據權利要求15或16所述的方法，其特征在于，該存儲單 元包括a) —存取晶體管，b) —存儲構件，以及c) 一頂電極結構， 使得該些存儲單元設置為一交叉點陣列。
21、 根據權利要求15或16所述的方法，其特征在于，該方法進一步包括形成多條位線，該些位線與該第二方向平行而延伸，每一該位線 具有一位線寬度，其中相鄰的位線以一第一分隔距離而隔離； 該第一字線與第二字線以一第二分隔距離而隔離；每一該第一存儲單元與第二存儲單元具有一存儲單元面積，該存 儲單元面積沿著該第一方向具有一第一側邊、而沿著該第二方向具有 一第二側邊，該第一側邊的長度等于該字線寬度與該第二分隔距離， 且該第二側邊的長度等于該位線寬度與該第一分隔距離。
22、 根據權利要求21所述的方法，其特征在于，該第一側邊的長 度等于一特征尺寸F的兩倍，且該第二側邊的長度等于該特征尺寸F 的兩倍，使得該存儲單元面積等于4F2。
23、 根據權利要求15或16所述的方法，其特征在于，該方法更包括形成多條位線，該些位線沿著該第二方向平行延伸，每一該位線 具有一位線寬度，每一該位線位于該頂電極結構之上并與該頂電極結 構形成電接觸，相鄰的位線以一第一分隔距離而隔離； 該第一字線與第二字線以一第二分隔距離而隔離； 每一該第一存儲單元與第二存儲單元具有一存儲單元面積，該存 儲單元面積沿著該第一方向具有一第一側邊、而沿著該第二方向具有 一第二側邊，該第一側邊的長度等于該字線寬度與該第二分隔距離， 且該第二側邊的長度等于該位線寬度與該第一分隔距離。
24、 根據權利要求23所述的方法，其特征在于，該第一側邊的長 度等于一特征尺寸F的兩倍，且該第二側邊的長度等于該特征尺寸F 的兩倍，使得該存儲單元面積等于4F2。
25、 根據權利要求15或16所述的方法，其特征在于，在該襯底 中形成該第一摻雜區域與第二摻雜區域的步驟包括通過使用該該第一字線與第二字線作為掩膜而注入摻雜物于該襯 底中，以形成該第一摻雜區域與第二摻雜區域；以及刻蝕該第一摻雜區域與第二摻雜區域，以形成該第一摻雜區域與 第二摻雜區域。
26、 根據權利要求15或16所述的方法，其特征在于，在該襯底中形成該第一摻雜區域與第二摻雜區域的步驟包括通過使用該第一字線與第二字線作為掩膜而進行選擇性外延成 長，以形成該第一摻雜區域與第二摻雜區域；以及刻蝕該第一摻雜區域與第二摻雜區域，以形成該第一摻雜區域與 第二摻雜區域。
27、 一種用以在半導體襯底上制造存儲器結構的方法，其特征在于，該方法包括形成一存儲單元陣列于一半導體襯底之上；形成第一字線與第二字線于該半導體襯底上的一柵極介電層之 上，該第一字線與第二字線沿著一第一方向而平行延伸，該第一字線 具有一字線寬度以及一主要側壁表面，該第二字線具有一字線寬度以 及一主要側壁表面；形成第一側壁介電構件與第二側壁介電構件，該第一側壁介電構 件形成于該第一字線的主要側壁表面上，該第二側壁介電構件形成于 該第二字線的主要側壁表面上；形成一存儲單元陣列于該半導體襯底之上；形成第一摻雜區域與第二摻雜區域于該襯底中且位于該第一字線 與第二字線之間；形成第一存儲構件與第二存儲構件，該第一存儲構件與第二存儲 構件包括編程電阻材料于該側壁介電構件之上，該第一存儲構件與第 二存儲構件位于該第一字線與第二字線之間，該第一存儲構件具有一 底表面其電接觸至該第一摻雜區域，該第二存儲構件具有一底表面其 電接觸至該第二摻雜區域；形成一頂電極結構位于該第一存儲構件與第二存儲構件之上并與該些存儲構件電接觸，該頂電極結構具有沿著一第二方向平行延伸的側邊，該第二方向垂直于該第一方向，且該第一存儲構件與第二存儲 構件具有與該頂電極結構對準的側壁；以及形成介電隔離結構，其中該些介電隔離結構隔離位于該第一字線 與第二字線之間的該第一摻雜區域與第二摻雜區域。
28、 一種在半導體襯底上制造存儲單元陣列的方法，其特征在于， 該方法包括形成一柵極介電層于該襯底之上，形成一第一導電層于該柵極介 電層之上，形成一第二介電層于該第一導電層之上，圖案化多條光刻 膠于該第二介電層之上，其中相鄰的光刻膠條被一分隔距離所分隔， 該些光刻膠條沿著第一方向而平行延伸，該些光刻膠條具有一條寬度；刻蝕該第一導電層與該第二介電層以外露該柵極介電層未被該些 光刻膠條所覆蓋的部分，進而形成多條字線沿著該第一方向而平行延 伸，該些字線具有側壁表面；利用該些字線作為掩膜而形成多個第一摻雜區域于該襯底中；形成一第三介電層于該些字線之上以及該柵極介電層的外露部分 之上；針對該第三介電層進行非等向性刻蝕，以形成多個第一字線結構， 該些被包覆的字線結構在期間定義多個溝槽，其中該多個字線結構中 被包覆的字線結構包括a)該多條字線中的一字線，b)位于該字線的 側壁表面上的介電側壁子，C) 一介電掩膜于該字線之上；利用該些字線結構作為掩膜，形成多個第二摻雜區域于該襯底之 上或該襯底中的溝槽之中；形成一可編程電阻層于該些字線結構之上、以及在該多個溝槽中 的隔溝槽之一中；刻蝕該可編程電阻層與該隔溝槽之一中的第二掾雜區域，進而從 該可編程電阻層形成多對存儲構件結構，并從該些第二摻雜區域形成 慘雜區域對，該些摻雜區域對包括第三摻雜區域與第四慘雜區域介于 相鄰的字線結構之間，該些存儲構件結構對包括第一存儲構件結構與 第二存儲構件結構于相鄰的字線結構之間，且具有底表面電接觸至對 應的第三摻雜區域與第四摻雜區域，該存儲構件結構具有上表面；形成一位線材料層于該存儲構件結構的上表面之上；以及進行刻蝕以形成多條位線以及多個存儲構件，進而形成一存儲單 元陣列，該些存儲構件包括該第一存儲構件結構與第二存儲構件結構 之一的一部分，該些位線具有沿著一第二方向平行延伸的側壁，該第二方向垂直于該第一方向，該些存儲構件具有與該位線的側壁對準的側壁。
29、 一種存儲器結構，其特征在于，該存儲器結構包括 一存儲單元陣列，位于一半導體襯底上，其中一對存儲單元包括: 位于該半導體襯底上的第一字線與第二字線而沿著一第一方向平 行延伸，該第一字線具有一字線寬度以及一主要側壁表面，該第二字線具有一字線寬度以及一主要側壁表面；第一側壁介電構件與第二側壁介電構件，該第一側壁介電構件形 成于該第一字線的主要側壁表面上，該第二側壁介電構件形成于該第二字線的主要側壁表面上；位于該襯底中且介于該第一字線與第二字線之間的第一摻雜區域 與第二摻雜區域；第一存儲構件與第二存儲構件，包括一-可編程電阻材料其在該第 一側壁介電構件與第二側壁介電構件之上具有一主動區域、該第一存 儲構件與第二存儲構件位于該第一字線與第二字線之間，該第一存儲 構件具有一底表面而電接觸至該第一摻雜區域，該第二存儲構件具有 一底表面而電接觸至該第二摻雜區域；一頂電極構件具有沿著一第二方向平行延伸的側邊，該第二方向 垂直于該第一方向，該頂電極結構位于該第一存儲構件與第二存儲構 件之上并電接觸至該第一存儲構件與第二存儲構件，該第一存儲構件 與第二存儲構件具有與該頂電極結構的側邊對準的側邊；以及一介電隔離結構，該介電隔離結構隔離在相鄰字線之間的該第一 摻雜區域與第二摻雜區域。
全文摘要
本發明公開了一種存儲單元陣列、存儲單元陣列裝置，以及其制造方法。所述的存儲單元包括自對準側壁存儲構件，該自對準側壁存儲構件包括一主動可編程電阻材料。在較佳實施例中，此存儲單元的面積為4F²，F為用以制造此存儲單元的光刻工藝的特征尺寸，F為最小特征尺寸。所述的存儲單元陣列包括以交叉點陣列排列的存儲單元，此陣列具有多條字線與源極線各自沿著一第一方向平行排列，并具有多條位線沿著一第二方向平行排列，其中第二方向垂直于第一方向。
文檔編號H01L21/768GK101290948SQ20071030812
公開日2008年10月22日 申請日期2007年12月29日 優先權日2007年4月17日
發明者龍翔瀾 申請人:旺宏電子股份有限公司