專利名稱：覆膜表面處理方法以及覆膜表面處理裝置的制作方法
技術領域：
本發明涉及覆膜表面處理方法以及覆膜表面處理裝置。本申請基于2009年7月21日于日本申請的特愿2009-170576號主張優先權，在此援用其內容。
背景技術：
在制造LSI等半導體元件所不可或缺的多層布線技術中，作為形成薄膜布線的方法，濺射法發揮著重要的作用。在濺射法所使用的普通的濺射裝置的真空槽內，由布線材料構成的靶以與作為成膜對象的基體相對置的方式離開規定的間隔設置。通過磁路在靶表面形成磁場，所述磁路使用了在真空槽外部的靶背面部設置的永久磁鐵等，通過向靶施加負電壓，使導入到真空槽內的氬(Ar)等濺射氣體的等離子體在靶附近產生，使電離的濺射氣體離子射入靶，使布線材料從靶表面飛出并附著在基體表面，從而形成由布線材料構成的覆膜。為了提高LSI 芯片等的制造效率和性能，一般進行使作為基體的硅晶片大口徑化以及使布線微細，近年來使用300mm 口徑的硅晶片。當在這種具有微細的孔或槽的大口徑基體上使用所述濺射法來形成由布線材料構成的覆膜時，為了對設置在所述基體上的成為布線的微細的孔(微細孔)和微細的槽(微細槽)均勻地進行覆膜，要求高度的技術。例如，所述微細孔或微細槽的深度與入口徑之比被稱為深寬比，該深寬比具有高的微細孔或微細槽的內底面的覆膜厚度薄于基體表面的覆膜厚度的傾向。即，具有底部的覆蓋程度(微細孔或微細槽的內底面的覆膜厚度與基體表面的覆膜厚度之比)降低的傾向。同樣地，具有側部的覆蓋程度(微細孔或微細槽的內壁面的覆膜厚度與基體表面的覆膜厚度之比)也降低的傾向。作為產生這些傾向的原因之一，可以舉出從靶擊出的由布線材料構成的濺射粒子在到達基體表面的過程中，與真空槽內的濺射氣體碰撞并被散射，從而濺射粒子相對于基體垂直入射的比例減少。相對于基體從傾斜方向入射的濺射粒子并不到達高深寬比的微細孔或微細槽的內部，而是沉積在微細孔或微細槽的開口端部。因此，公開了一種為了使所述濺射粒子更多地到達所述深寬比較高的微細孔或微細槽的內部，通過在等離子體產生前后對真空槽內的真空度進行控制，從而抑制被濺射出的銅粒子的散射程度的方法(專利文獻 1)。專利文獻1 特開2004-6942號公報如果從靶附近產生的等離子體沿基體方向來看，則存在設置于基體上的微細孔或微細槽的內側(基體的中心側)的內壁面變為陰影的區域，具有該區域的覆膜效率普遍較低，在已成膜的覆膜的表面上易產生微小的凹凸的問題。與在基體的中央部設置的微細孔或微細槽相比，由于在基體的端部側設置的微細孔或微細槽的所述變為陰影的區域顯著增大，因此在覆膜表面上產生微小凹凸的幅度也有所增大。由于所述覆膜表面的微小的凹凸會影響在微細孔或微細槽形成的布線的性能，從而也會成為布線劣化的原因，因此希望所述覆膜表面平坦。
發明內容
本發明所涉及的技術方案的目的在于提供一種能夠使成膜于在基體上形成的微細的孔或微細的槽的內壁面上的覆膜的表面的微小的凹凸平坦化的覆膜表面處理方法以及覆膜表面處理裝置。本發明所涉及的技術方案中的覆膜表面處理方法的特征在于，包括使用在被成膜面上形成有微細的孔或槽的基體，在包含該孔或槽的內壁面和內底面的所述基體的整個面上形成覆膜；以及通過對所述覆膜的表面實施等離子體處理，從而使在所述孔或槽的所述內壁面上形成的所述覆膜平坦化。上述覆膜表面處理方法的特征在于，通過濺射法在所述基體上形成所述覆膜。上述覆膜表面處理方法的特征在于，在所述濺射法中，使用以與所述基體對置的方式配置有靶的真空槽，當在所述基體上形成所述覆膜時，使第一等離子體在離該靶近的位置產生，當使所述覆膜平坦化時，使第二等離子體在離該基體近的位置產生。上述覆膜表面處理方法的特征在于，以對在所述基體上成膜的所述覆膜的全部區域實施所述等離子體處理的方式，使所述第二等離子體分布。上述覆膜表面處理方法的特征在于，當在所述基體上形成所述覆膜時，將向所述靶施加的直流功率表示為Cp(A)，當使所述覆膜平坦化時，將向所述靶施加的直流功率表示為Cp(B)，當在所述基體上形成所述覆膜時，將使所述等離子體產生時的氣壓表示為P(A)， 當使所述覆膜平坦化時，將使所述等離子體產生時的氣壓表示為P(B)，當在所述基體上形成所述覆膜時，將向所述基體施加的高頻功率表示為Sp (A)，當使所述覆膜平坦化時，將向所述基體施加的高頻功率表示為Sp(B)，此時滿足以下的式(1)、式O)以及式(3)Cp(A) > Cp (B)......(1)P (A) < P (B)......(2)Sp(A) < Sp (B)......(3)。本發明所涉及的技術方案中的覆膜表面處理裝置的特征在于，使用上述覆膜表面處理方法。根據本發明所涉及的技術方案中的覆膜表面處理方法以及覆膜表面處理裝置，能夠使成膜于基體的微細的孔或槽的內壁面上的覆膜的表面平坦化。
圖1是能夠用于本發明所涉及的技術方案中的覆膜表面處理方法的濺射裝置的一例。圖2是已被覆膜的微細槽的剖視圖。圖3A是等離子體處理后的已被覆膜的微細槽的剖視圖。圖;3B是等離子體處理后的已被覆膜的微細槽的剖視圖。圖3C是等離子體處理后的已被覆膜的微細槽的剖視圖。
具體實施例方式下面，基于優選的實施方式，參照附圖對本發明所涉及的技術方案進行說明。
本實施方式的覆膜表面處理方法包括工序A，使用在被成膜面上形成有微細的孔或槽的基體，在包含該孔或槽的內壁面和內底面的所述基體的整個面上形成覆膜；以及工序B，通過對所述覆膜的表面實施等離子體處理，從而使所述孔或槽的內壁面的覆膜平坦化。< 工序 A>在所述工序A中，作為在基體的整個面上形成覆膜的方法，能夠應用公知的成膜方法，例如能夠應用濺射法或蒸鍍等PVD法、熱CVD或等離子體CVD等氣相沈積法等。在這些成膜方法之中，如果是濺射法或等離子體CVD法，由于能夠在同一成膜裝置內進行所述工序A與后述的工序B，因此優選。另外，當所述工序A的成膜方法為濺射法時，與使用CVD 法時相比，在成膜于在基體上形成的微細的孔或槽的內壁面上的覆膜特別是內側易于產生微小的凹凸，在后述的工序B中能夠進一步得到使該覆膜的表面平坦化的效果，因此更為優選。作為在所述工序A中使用的基體的材料，只要是能夠耐受所述成膜方法、且能夠耐受后述的工序B中的等離子體處理的材料，則并不特別限制，例如半導體元件的基板較為適宜。作為所述半導體元件的基板材料，可以示例出硅、二氧化硅(SiO2)等。當使用這種基板作為本實施方式中的基體時，也可以在該基板上預先形成金屬勢壘層等覆膜。在所述工序A中使用的基體上，在被成膜面上預先形成有微細的孔或槽。所述微細的孔或槽的大小為在普通的半導體基板上形成的微細孔(via)或微細槽(trench)的大小即可。即，作為該微細孔或微細槽的開口徑，優選為1. Onm以上且10 μ m以下，更優選為 1. Onm以上且l.Oym以下，進一步優選為1. Onm以上且0. 5 μ m以下。如果是上述范圍，則能夠更充分地獲得本實施方式的效果。作為在所述基體上成膜的覆膜的材料，能夠應用在公知的PVD法和CVD法中所使用的材料，例如可以舉出半導體元件的布線所使用的布線材料。更具體而言，可以示例出金 (Au)、銀(Ag)、銅(Cu)、鈀(Pd)、鎳(Ni)、鋁(Al)、鉻(Cr)、鉭(Ta)、硅(Si)等，在這些之中， 出于本實施方式的效果優異的考慮，優選為Au、Ag、Cu以及Pd，更優選為Cu。在成膜方法為濺射法時，靶的材料與上述覆膜的材料相同即可。在所述工序A中，在所述微細的孔或槽的內壁面上成膜的覆膜的膜厚并不特別限制，例如可以為1. Onm以上且1. Ομπι以下的膜厚。在以該范圍的膜厚成膜的覆膜的表面上可形成的所述微小的凹凸的大小，大約可為覆膜厚度的0. 5倍以上且3倍以下。在所述工序A中，作為能夠用于在在被成膜面上形成有微細的孔或槽的基體上形成覆膜的成膜裝置的一例，可以舉出圖1所示的濺射裝置1。在濺射裝置1的真空槽10的頂板上固定有陰極電極4，在其表面上配置有靶5。在陰極電極4上連接有用于施加負電壓的直流電源9。在真空槽10外的陰極電極4的背面位置設置有由永久磁鐵構成的磁路8，被構成為該磁路8形成的磁通貫穿陰極電極4與靶5，在靶5表面形成漏磁場。當進行濺射時電子在該漏磁場中被捕捉，等離子體高密度化。通過向陰極電極4施加負電壓從而開始放電，產生被導入到真空槽內10的惰性氣體的等離子體，濺射粒子從靶5被擊出，并到達基體7的表面以形成覆膜。作為所述靶5，只要是由為濺射所使用的公知的材質構成的靶即可，其材質并不特別限制，但出于更充分地獲得本實施方式的效果的考慮，優選為由銅構成的銅靶。在真空槽10的底面上設置有基體電極6，在其表面上基體7與靶5大致平行地對
置配置。基體電極6與用于施加高頻偏置功率的高頻電源13連接。另外，在基體電極6設置有通過絕緣部Ila被電絕緣的加熱器11，可將基體7的溫度調節到-50 600°C。在真空槽10上設置有氣體導入口 2和真空排氣口 3。氣體導入口 2與惰性氣體等的儲氣瓶連接，真空排氣口 3與真空泵連接(儲氣瓶和真空泵未圖示)。通過使用了上述濺射裝置1的公知的濺射法，能夠在形成有例如開口徑大小為 50nm的微細孔或微細槽的基體上，在基體的被成膜面的整個面上，形成膜厚為IOnm的覆膜。此時，在成膜于該微細孔或微細槽的內壁面上的覆膜特別是內側，可產生多個大小約為 5nm的微小的凹凸。根據該濺射裝置中的成膜條件，這種微小的凹凸的大小和產生區域可發生變化。當使用上述濺射裝置1在基體7的被成膜面的整個面上進行成膜時，作為其成膜條件，出于能夠高效地形成適于本實施方式的覆膜表面處理方法的覆膜的考慮，以下較為適宜。向所述靶5施加的直流功率(陰極功率)優選為IOkW以上且50kW以下，更優選為IOkW以上且;35kW以下，進一步優選為IOkW以上且20kW以下。使所述等離子體產生時的氣壓(真空槽10內的壓力)優選為0. OOlPa以上且 0. 5Pa以下，更優選為0. OlPa以上且0. 25Pa以下，進一步優選為0. OlPa以上且0. IPa以下。向所述基體7施加的高頻電源13的高頻功率(工作臺高頻功率)優選為OW以上且100W以下，更優選為30W以上且80W以下，進一步優選為40W以上且60W以下。作為向所述基體7施加的高頻電源13的頻率，出于能夠高效地形成適于本實施方式的覆膜表面處理方法的覆膜的考慮，優選為1. OMHz以上且13. 56MHz以下。所述陰極功率、所述真空槽10內的壓力以及所述工作臺高頻功率的各自的范圍的優選組合為所述陰極功率為IOkw以上且50kW以下的范圍，所述真空槽10內的壓力為 0. OOlPa以上且0. 5Pa以下的范圍，且所述工作臺高頻功率為OW以上且100W以下的范圍。所述陰極功率、所述真空槽10內的壓力以及所述工作臺高頻功率的各自的范圍的更優選的組合為所述陰極功率為IOkw以上且35kW以下的范圍，所述真空槽10內的壓力為0. OlPa以上且0. 25Pa以下的范圍，且所述工作臺高頻功率為30W以上且80W以下的范圍。所述陰極功率、所述真空槽10內的壓力以及所述工作臺高頻功率的各自的范圍的進一步優選的組合為所述陰極功率為IOkw以上且20kW以下的范圍，所述真空槽10內的壓力為0. OlPa以上且0. IPa以下的范圍，且所述工作臺高頻功率為40W以上且60W以下的范圍。在為上述組合時，能夠進一步高效地形成適于本實施方式的覆膜表面處理方法的覆膜。〈工序B>在本實施方式的覆膜表面處理方法中的工序B中，作為對在所述工序A中成膜的覆膜的表面實施等離子體處理的方法，只要是能夠通過使等離子體在基體附近產生，從而抑制該覆膜的膜厚損失并使等離子體接近該覆膜的表面以進行表面處理，使在成膜于該基體的微細的孔或槽的內壁面上的覆膜中產生的微小的凹凸平坦化的方法即可。當所述工序A中的成膜方法為濺射法或CVD法時，由于能夠接著所述工序A在同一成膜裝置內進行所述工序B，因此優選。在所述工序B中使用的等離子體通過在具備陽極和陰極的真空槽內對惰性氣體進行電離而產生。作為具備這種真空槽的裝置，例如可以使用圖1所示的濺射裝置1。濺射裝置1以與基體7大致平行對置的方式在真空槽10內配置靶5。在圖1中由虛線L表示該基體7與該靶5之間的中間區域。在本實施方式的覆膜表面處理方法中，優選使所述工序A中使用的第一等離子體從該中間區域來看在靶5側產生，且使所述工序B中使用的第二等離子體從該中間區域來看在基體7側產生。通過使所述第一等離子體從該中間區域來看在靶5側產生，從而使所述第二等離子體位于離基體7較近處，由于所述第一等離子體易于對靶5進行濺射，工序A中的濺射效率得到提高，因此能夠在基體7的被成膜面的整個面上，高效地形成覆膜。通過使所述第二等離子體從該中間區域來看在基體7側產生，從而使所述第二等離子體位于離基體7較近處，能夠更高效地對基體7實施等離子體處理。在此，從基體7向靶5的方向來看，將真空槽10的空間進行5等分，從該基體7側開始按順序稱為第一區域、第二區域、第三區域、第四區域以及第五區域。所述中間區域包含在該第三區域中。出于提高工序A中的濺射效率的觀點來看，更優選使所述第一等離子體在該第四區域或第五區域產生，進一步優選在該第五區域產生。出于提高工序B中基于等離子體處理的所述平坦化的效率的觀點來看，更優選使所述第二等離子體在該第一區域或第二區域產生，進一步優選在該第二區域產生。當使所述第二等離子體在該第一區域產生時，有可能也會根據等離子體密度和實施等離子體處理的時間而使在基體7上成膜的覆膜產生膜厚損失。上述第一等離子體和第二等離子體的位置被確定為各自的等離子體的中心所屬的區域。假設所述等離子體跨越多個區域分布時，該等離子體的位置也被確定為該等離子體的中心所屬的區域。當如上所述那樣使所述第二等離子體從該中間區域來看在基體7側產生時，出于本實施方式的效果優異的考慮，優選以對在所述基體上成膜的覆膜的全部區域實施等離子體處理的方式，使所述第二等離子體分布。通過如此來使等離子體分布，不僅對位于基體7 的中心部的所述微細的孔或槽的覆膜，而且對位于基體7的端部側的所述微細的孔或槽的覆膜，也能夠充分地實施等離子體處理。在此，所述第二等離子體分布的范圍是指，該第二等離子體以通過規定時間的等離子體處理能夠使在基體7的微細的孔或槽的內壁面上成膜的覆膜中產生的所述微小的凹凸平坦化這種程度的等離子體密度，存在的范圍。另外，當如上所述那樣使所述第一等離子體從該中間區域來看在靶5側產生，且使所述第二等離子體從該中間區域來看在基體7側產生時，出于本實施方式的效果優異的考慮，優選與所述第一等離子體相比使所述第二等離子體更大范圍地分布。所述第一等離子體分布的范圍是指，該第一等離子體以通過規定時間的濺射能夠在基體7上形成所述覆膜這種程度的等離子體密度存在的范圍。在使用上述濺射裝置1來使在成膜于基體7的微細的孔或槽的內壁面上的覆膜中產生的所述微小的凹凸平坦化時，作為該等離子體處理條件，出于可高效地進行基于本實施方式的覆膜表面處理方法的所述微小的凹凸的平坦化的考慮，以下較為適宜。向所述靶5施加的直流功率(陰極功率)優選為OkW以上且9kW以下，更優選為 Okff以上且6kW以下，進一步優選為OkW以上且3kW以下。使所述第二等離子體產生時的氣壓(真空槽10的壓力)優選為1. OPa以上且18 以下，更優選為4. OPa以上且151 以下，進一步優選為8. OPa且以上121 以下。向所述基體7施加的高頻電源13的高頻功率(工作臺高頻功率)優選為150W以上且650W以下，更優選為200W以上且500W以下，進一步優選為250W以上且!350W以下。作為向所述基體7施加的高頻電源13的頻率，出于可高效地進行基于本實施方式的覆膜表面處理方法的所述微小的凹凸的平坦化的考慮，優選為1. OMHz以上且13. 56MHz 以下。所述陰極功率、所述真空槽10內的壓力以及所述工作臺高頻功率的各自的范圍的優選組合為所述陰極功率為OkW以上且9kW以下的范圍，所述真空槽10內的壓力為 l.OPa以上且18 以下的范圍，且所述工作臺高頻功率為150W以上且650W以下的范圍。所述陰極功率、所述真空槽10內的壓力以及所述工作臺高頻功率的各自的范圍的更優選的組合為所述陰極功率為OkW以上且6kW以下的范圍，所述真空槽10內的壓力為4. OPa以上且151 以下的范圍，且所述工作臺高頻功率為200W以上且500W以下的范圍。所述陰極功率、所述真空槽10內的壓力以及所述工作臺高頻功率的各自的范圍的進一步優選的組合為所述陰極功率為OkW以上且3kW以下的范圍，所述真空槽10內的壓力為8. OPa以上且12 以下的范圍，且所述工作臺高頻功率為250W以上且350W以下的范圍。在為上述組合時，由于能夠使具有適于本實施方式的覆膜表面處理方法的等離子體密度的第二等離子體在離基體7的較近處產生，因此能夠進一步高效地進行所述微小的凹凸的平坦化。另外，在使用上述濺射裝置1來使在成膜于基體7的微細的孔或槽的內壁面上的覆膜中產生的所述微小的凹凸平坦化時，出于本實施方式的效果更優異的考慮，以下更為適宜。更優選地，在將向所述工序A、B中的所述靶施加的直流功率Cp表示為Cp (A)、 Cp (B)，將使所述工序A、B中的所述等離子體產生時的氣壓P表示為P (A)、P (B)，將向所述工序A、B中的所述基體施加的高頻功率Sp表示為Sp(A)、Sp(B)的情況下，滿足以下的式 (1)、式(2)以及式(3)。Cp(A) > Cp (B)......(1)P (A) < P(B)......(2)Sp (A) < Sp (B)......(3) 即，更優選地，與所述工序A相比，在所述工序B中進一步減少向所述靶5施加的直流功率(陰極功率)，與所述工序A相比，在所述工序B中進一步提高使所述等離子體產生時的氣壓(真空槽10的壓力)，且與所述工序A相比，在所述工序B中進一步增大向所述基體7施加的高頻功率(工作臺高頻功率)。具體而言，優選為所述工序A中的所述陰極功率、所述真空槽10內的壓力以及所述工作臺高頻功率的各自的范圍的優選組合與所述工序B中的所述陰極功率、所述真空槽 10內的壓力以及所述工作臺高頻功率的各自的范圍的優選組合的組合。另外，更優選為所述工序A中的所述陰極功率、所述真空槽10內的壓力以及所述工作臺高頻功率的各自的范圍的更優選的組合與所述工序B中的所述陰極功率、所述真空槽10內的壓力以及所述工作臺高頻功率的各自的范圍的更優選的組合的組合。進而，進一步優選為所述工序A中的所述陰極功率、所述真空槽10內的壓力以及所述工作臺高頻功率的各自的范圍的進一步優選的組合與所述工序B中的所述陰極功率、 所述真空槽10內的壓力以及所述工作臺高頻功率的各自的范圍的進一步優選的組合的組
I=I O在為上述組合時，由于能夠使具有適于本實施方式的覆膜表面處理方法的等離子體密度的第二等離子體在離基體7的較近處產生，因此能夠更高效地進行所述微小的凹凸的平坦化。所述工序B中的等離子體處理時的基體溫度，出于本實施方式的效果優異的考慮，優選為_50°C以上且550°C以下，更優選為25°C以上且400°C以下，進一步優選為25 V 以上且300°C以下。在未達到上述范圍的下限值時，只要在基體保持器上設置冷卻裝置即可。在上述基體溫度范圍內時，基體溫度易于調節，能夠高效地進行基于等離子體處理的在微細的孔或槽的內壁面上成膜的覆膜的平坦化。所述工序B中的等離子體處理的時間也會根據所述內壁面的覆膜的微小的凹凸的程度，優選在3. 0秒以上且60秒以下進行，更優選在3. 0秒以上且40秒以下進行，進一步優選在3. 0秒以上且20秒以下進行。在為上述下限值以上時，能夠充分地進行平坦化，在為上述上限值以下時，能夠抑制覆膜的膜厚損失并進行平坦化。作為所述工序B中的惰性氣體，例如能夠適用在公知的濺射法中所使用的惰性氣體，可以舉出氬(Ar)、氪(Kr)、氦(He)等。當在基體上成膜的覆膜由銅構成時，出于可高效地進行所述覆膜的平坦化的考慮，優選為Ar或Kr，更優選為Ar。接著，以圖1所示的濺射裝置1來說明本實施方式的覆膜表面處理裝置的一例。在圖1所示的濺射裝置1中具有單元α，該單元α進行控制以使與所述工序A相比，在所述工序B中進一步減少向連接于直流電源9的靶5施加的直流功率。作為該單元 α，例如可以舉出適當設置用于對所述直流電源9進行控制的外部裝置。另外，在圖1所示的濺射裝置1中具有單元β，該單元β進行控制以使與所述工序A相比，在所述工序B中進一步提高使所述等離子體產生時的真空槽10的壓力。作為該單元β，例如可以舉出適當設置用于對連接于真空排氣口 3的真空泵進行控制的外部裝置。進而，在圖1所示的濺射裝置1中具有單元Y，該單元Y進行控制以使與所述工序A相比，在所述工序B中進一步增大通過基體電極6向所述基體7所施加的高頻功率。作為該單元Y，例如可以舉出適當設置用于對連接于所述基體電極6的高頻電源13進行控制的外部裝置。實施例接著，通過實施例，進一步詳細地對本實施方式進行說明，但本發明并不限定于這些例子。在實施例1 3中，使用圖1所示的濺射裝置1執行了工序A和工序B。此外，所述靶5使用由銅構成的銅靶。在被成膜面上，在已形成有多個開口徑為50nm且深寬比為3. 7的微細槽(trench) 的硅晶片21上，使用圖1所示的濺射裝置1形成了由銅構成的覆膜22 (參照圖2)。在該微細槽的內壁面上，形成厚度約Snm的覆膜23，特別是在內側(硅晶片21的中心側)的內壁面的覆膜23上，產生多個大小約6nm的凹凸。在表1中示出該工序A中的濺射條件，即向靶5施加的直流功率(陰極功率)、使等離子體產生時的氣壓(真空槽10內的壓力)、向硅晶片21施加的高頻功率(工作臺高頻功率)以及處理時間。另外，高頻電源13的頻率為1. OMHz以上且13. 56MHz以下，使用Ar 作為惰性氣體。在該條件下產生的第一等離子體從由真空槽10的所述虛線L表示的中間區域來看，在銅靶5側的所述第五區域產生。
權利要求
1.一種覆膜表面處理方法，其特征在于，包括使用在被成膜面上形成有微細的孔或槽的基體，在包含該孔或槽的內壁面和內底面的所述基體的整個面上形成覆膜；以及通過對所述覆膜的表面實施等離子體處理，從而使在所述孔或槽的所述內壁面上形成的所述覆膜平坦化。
2.根據權利要求1所述的覆膜表面處理方法，其特征在于， 通過濺射法在所述基體上形成所述覆膜。
3.根據權利要求2所述的覆膜表面處理方法，其特征在于，在所述濺射法中，使用以與所述基體對置的方式配置有靶的真空槽， 當在所述基體上形成所述覆膜時，使第一等離子體在離該靶近的位置產生， 當使所述覆膜平坦化時，使第二等離子體在離該基體近的位置產生。
4.根據權利要求3所述的覆膜表面處理方法，其特征在于，以對在所述基體上成膜的所述覆膜的全部區域實施所述等離子體處理的方式，使所述第二等離子體分布。
5.根據權利要求2至4中任一項所述的覆膜表面處理方法，其特征在于， 當在所述基體上形成所述覆膜時，將向所述靶施加的直流功率表示為Cp(A)，當使所述覆膜平坦化時，將向所述靶施加的直流功率表示為Cp(B)，當在所述基體上形成所述覆膜時，將使所述等離子體產生時的氣壓表示為P(A)，當使所述覆膜平坦化時，將使所述等離子體產生時的氣壓表示為P(B)，當在所述基體上形成所述覆膜時，將向所述基體施加的高頻功率表示為Sp(A)，當使所述覆膜平坦化時，將向所述基體施加的高頻功率表示為Sp(B)，此時，滿足以下的式1、式2以及式3，Cp (A) > Cp (B)(式 1)P0V) < P(B) (式 2)Sp (A) < Sp (B)(式 3)。
6.一種覆膜表面處理裝置，其特征在于，使用權利要求1至5中任一項所述的覆膜表面處理方法。
全文摘要
一種覆膜表面處理方法，其特征在于，包括使用在被成膜面上形成有微細的孔或槽的基體(21)，在包含該孔或槽的內壁面和內底面的所述基體(21)的整個面上形成覆膜(22)；以及通過對所述覆膜(22)的表面實施等離子體處理，從而使在所述孔或槽的所述內壁面上形成的所述覆膜(23)平坦化。
文檔編號H01L21/768GK102449741SQ201080022769
公開日2012年5月9日 申請日期2010年7月21日 優先權日2009年7月21日
發明者中西茂雄, 豐田聰, 吉浜知之, 堀田和正, 小平周司, 濱口純一, 鎌田恒吉 申請人:株式會社愛發科