專利名稱：一種制作芯片壓焊塊的方法及芯片的制作方法
技術領域：
本發明涉及半導體芯片制造領域，尤其涉及一種制作芯片壓焊塊的方法及芯片。
背景技術：
目前，在封裝芯片的過程中，需要對芯片進行打線，打線的位置主要是分布在芯片上的壓焊塊區域，但是目前由于壓焊塊區域的金屬層厚度較薄，因此在打線過程中易于出現金屬層(一般情況下該金屬層為鋁層)被打穿的問題，如圖1a為被打穿的壓焊塊區域的俯視圖(其中圖2a為正常壓焊塊區域的俯視圖)，如圖1b為被打穿的壓焊塊區域的剖視圖(其中圖2b為正常壓焊塊區域的剖視圖)；并且還由于壓焊塊區域的金屬層與下一層介質層(如硅襯底)之間的黏附力較小而存在脫鋁的現象。隨著芯片封裝工藝的發展，由于銅線相對于金線或鋁線而言，具有硬度較高、易于氧化等優點，因此，在對芯片進行打線的過程采用銅線作為打線的線材；但是銅線硬度較大，因此對芯片的壓焊塊區域的金屬層的厚度要求較高。目前為避免壓焊塊區域的金屬層在打線過程中被打穿的問題，采用以下解決方案在制作芯片時，在芯片表面噴濺較厚一層的金屬層，并對該金屬層進行蝕刻之后如圖3b所示(現有較常規的在芯片表面噴濺的金屬層，并對該金屬層進行蝕刻之后的結構如圖3a所示)，以免后續對芯片進行打線時打穿壓焊塊區域的金屬層。現有的解決方案，雖然能夠確保壓焊塊區域的金屬層在打線過程中免于打穿，但是其還存在以下技術缺陷本領域技術人員應該容易理解，在金屬條寬度/間距都相同的情況下，金屬層越厚對該金屬層進行蝕刻的難度越大，如在50厘米厚的金屬層上蝕刻出一個小孔的難度要比在10厘米厚的金屬層 上蝕刻出相同尺寸的小孔的難度要大得多；目前，在對芯片的電路進行布線時，需要對芯片上壓焊塊區域之外的區域的金屬層進行蝕刻，因此，采用現有的單純增加芯片金屬層厚度的方式會給后續的金屬層線寬控制和蝕刻帶來較大的難度。
發明內容
本發明實施例提供一種制作芯片壓焊塊的方法及芯片，以增加芯片中壓焊塊區域的金屬層的厚度，降低對芯片進行打線過程中打穿壓焊塊區域的金屬層的概率。一種制作芯片壓焊塊的方法，包括在芯片的娃襯底上沉積第一金屬層；對所述第一金屬層進行光刻及蝕刻，蝕刻掉除覆蓋在壓焊塊區域的第一區域金屬層之外的所有金屬層；在所述硅襯底上沉積第二金屬層，所述第二金屬層覆蓋所述第一金屬層；并對所述第二金屬層中覆蓋在所述壓焊塊區域的第二區域金屬層之外的其他區域進行光刻及蝕亥IJ，以完成芯片電路布線蝕刻；在進行光刻和蝕刻之后的第二金屬層上生成鈍化層；
對所述鈍化層進行光刻和蝕刻，蝕刻掉覆蓋在所述壓焊塊區域的鈍化層。較佳地，蝕刻掉第一區域金屬層之外的所有金屬層，包括采用濕法腐蝕掉除所述第一區域金屬層之外的所有金屬層。較佳地，所述第二區域金屬層完全覆蓋所述第一區域金屬層。較佳地，所述第一金屬層與所述第二金屬層均為鋁層，所述鋁層包含比重為99. 5%的鋁和O. 5%的銅。較佳地，所述第一金屬層與第二金屬層的厚度的和值大于打線深度，所述打線深度為采用金屬線對所述芯片進行打線過程中所述金屬線在所述壓焊塊區域所形成的凹槽的深度。較佳地，所述金屬線為銅線。本發明實施例中還提供一種芯片，該芯片包括設置有壓焊塊的硅襯底，其中所述硅襯底上的壓焊塊區域覆蓋有第一金屬層；所述硅襯底與所述第一金屬層上覆蓋有第二金屬層。較佳地，所述第一層金屬層與所述第二金屬層均為鋁層，所述鋁層包含比重為99. 5%的鋁和O. 5%的銅。較佳地，所述第一金屬層的厚度與所述第二金屬層的厚度的和值大于打線深度，所述打線深度為在對所述芯片進行打線過程中金屬線在所述壓焊塊區域所形成的凹槽的深度。 較佳地，所述金屬線為銅線。本發明實施例中，在制作芯片上的壓焊塊時，首先，在芯片的硅襯底上沉積第一金屬層；其次，對所述第一金屬層進行光刻及蝕刻，蝕刻掉除覆蓋在壓焊塊區域的第一區域金屬層之外的所有金屬層；然后，在所述硅襯底上沉積第二金屬層，并對所述第二金屬層進行光刻及蝕刻；再其次，在進行光刻和蝕刻之后的第二金屬層上生成鈍化層；最后，對所述鈍化層進行光刻和蝕刻，蝕刻掉覆蓋在所述壓焊塊區域的鈍化層。采用本發明技術方案，增加了硅襯底中壓焊塊區域的金屬層，因此，降低了對芯片進行打線過程中打穿壓焊塊區域的金屬層的概率；另外，由于硅襯底中的其他區域的金屬層沒有加厚，因此不會增加對其他區域的金屬層進行蝕刻的難度。
圖1a為現有技術中被打穿的壓焊塊區域的俯視圖；圖1b為現有技術中被打穿的壓焊塊區域的剖視圖；圖2a為現有技術中正常壓焊塊區域的俯視圖；圖2b為現有技術中正常壓焊塊區域的剖視圖；圖3a為現有技術中較常規的在芯片的硅襯底上噴濺金屬層并對該金屬層進行蝕刻后的結構不意圖；圖3b為現有技術中在芯片的硅襯底上噴濺較厚的金屬層并對該金屬層進行蝕刻后的結構不意圖；圖4為本發明實施例中制作芯片壓焊塊的工藝流程圖；圖5為本發明實施例中在芯片的硅襯底上沉積第一金屬層的結構示意圖6為本發明實施例中對第一金屬層進行光刻和蝕刻之后的結構示意圖；圖7為本發明實施例中在硅襯底上沉積第二金屬層的結構示意圖；圖8為本發明實施例中對第二金屬層進行光刻及蝕刻的結構示意圖；圖9為本發明實施例中在第二金屬層上設置鈍化層的結構示意圖；圖10為本發明實施例中對鈍化層進行光刻及蝕刻，得到的壓焊塊的結構示意圖。
具體實施方式
針對現有技術存在的上述問題，本發明實施例提供一種制作芯片壓焊塊的方法及芯片，以增加芯片中壓焊塊區域的金屬層的厚度，降低對芯片進行打線過程中打穿壓焊塊區域的金屬層的概率。制作芯片壓焊塊的方法，包括在芯片的硅襯底上沉積第一金屬層；對所述第一金屬層進行光刻及蝕刻，蝕刻掉除覆蓋在壓焊塊區域的第一區域金屬層之外的所有金屬層；在所述硅襯底上沉積第二金屬層，所述第二金屬層覆蓋所述第一金屬層；并對所述第二金屬層中覆蓋在所述壓焊塊區域的第二區域金屬層之外的其他區域進行光刻及蝕刻，以完成芯片電路布線蝕刻；在進行光刻和蝕刻之后的第二金屬層上生成鈍化層；對所述鈍化層進行光刻和蝕刻，蝕刻掉覆蓋在所述壓焊塊區域的鈍化層。采用本發明技術方案，增加了硅襯底中壓焊塊區域的金屬層，因此，降低了對芯片進行打線過程中打穿壓焊塊區域的金屬層的概率；另外，由于硅襯底中的其他區域的金屬層沒有加厚，因此不會增加對其他區域的金屬層進行蝕刻的難度。下面結合說明書附圖對本發明技術方案進行詳細、清楚地描述。參見圖4，為本發明實施例中制作芯片壓焊塊的工藝流程圖，該工藝流程可包括步驟401、在芯片的娃襯底I上沉積第一金屬層2,如圖5所不。步驟402、對第一金屬層2進行光刻及蝕刻，蝕刻掉除覆蓋在壓焊塊區域11的第一區域金屬層21之外的所有金屬層，如圖6所示。步驟403、在硅襯底I上沉積第二金屬層3，如圖7所示；并對所述第二金屬層3中覆蓋在所述壓焊塊區域的第二區域金屬層31之外的其他區域進行光刻及蝕刻，以完成芯片電路布線蝕刻，如圖8所示。步驟404、在進行光刻和蝕刻之后的第二金屬層3上生成鈍化層4，如圖9所示。步驟405、對鈍化層4進行光刻和蝕刻，蝕刻掉覆蓋在所述壓焊塊區域11的鈍化層，如圖10所示。較佳地，上述流程的步驟402中，蝕刻掉第一區域金屬層21之外的所有金屬層，可采用以下方式采用濕法或干法腐蝕掉所述第一區域金屬層21之外的所有金屬層；優選的，由于被蝕刻掉的金屬層的面積較大，為降低成本，本發明實施例可采用濕法腐蝕掉所述第一區域金屬層21之外的所有金屬層。較佳地，為更進一步的避免在對芯片進行打線的過程中擊穿壓焊塊區域11上覆蓋的金屬層(該金屬層包括第一區域金屬層21和第二區域金屬層31)，所述第二區域金屬層31完全覆蓋住所述第一區域金屬層21。較佳地，由于含有比重為99. 5%的鋁和O. 5%的銅的鋁層的靶材效果更好，因此本發明實施例中，第一金屬層2與第二金屬層3為鋁層，且所述鋁層包含比重為99. 5%的鋁和O. 5%的銅。
較佳地，為確保壓焊塊區域11上的金屬層在對芯片進行打線的過程中免于擊穿，所述第一金屬層2的厚度與第二金屬層3的厚度的和值大于打線深度，該打線深度為采用金屬線對所述芯片進行打線過程中所述金屬線在所述壓焊塊區域11所形成的凹槽的深度。較佳地，用于 對芯片進行打線的線材可以是金線、鋁線或銅線；優選地，由于銅線具有硬度較大、易氧化等優點，所以本發明實施例中所采用的金屬線為銅線。基于前述的工藝流程，本發明實施例還提供一種芯片，該芯片包括設置有壓焊塊的硅襯底，其中所述硅襯底上的壓焊塊區域覆蓋有第一金屬層(該第一層金屬相當于前述圖10中的第一區域金屬層21)；所述硅襯底與所述第一金屬層上覆蓋有第二金屬層(該第二金屬層相當于前述圖10中的第二金屬層3)。上述芯片的具體結構可參見圖10。較佳地，所述第一層金屬層與所述第二金屬層均為鋁層。較佳地，所述第一金屬層的厚度與所述第二金屬層的厚度的和值大于打線深度，所述打線深度為在對所述芯片進行打線過程中金屬線在所述壓焊塊區域所形成的凹槽的深度。較佳地，所述金屬線為銅線。本發明實施例中，在制作芯片上的壓焊塊時，首先，在芯片的硅襯底上沉積第一金屬層；其次，對所述第一金屬層進行光刻及蝕刻，蝕刻掉除覆蓋在壓焊塊區域的第一區域金屬層之外的所有金屬層；然后，在所述硅襯底上沉積第二金屬層，并對第二金屬層中覆蓋在所述壓焊塊區域的第二區域金屬層之外的其他區域進行光刻及蝕刻，以完成芯片電路布線蝕刻；再其次，在進行光刻和蝕刻之后的第二金屬層上生成鈍化層；最后，對所述鈍化層進行光刻和蝕刻，蝕刻掉覆蓋在所述壓焊塊區域的鈍化層。采用本發明技術方案，增加了硅襯底中壓焊塊區域的金屬層，因此，降低了對芯片進行打線過程中打穿壓焊塊區域的金屬層的概率；另外，由于硅襯底中的其他區域的金屬層沒有加厚，因此不會增加對其他區域的金屬層進行蝕刻的難度。顯然，本領域的技術人員可以對本發明進行各種改動和變型而不脫離本發明的精神和范圍。這樣，倘若對本發明的這些修改和變型屬于本發明權利要求及其等同技術的范圍之內，則本發明也意圖包含這些改動和變型在內。
權利要求
1.一種制作芯片壓焊塊的方法，其特征在于，包括 在芯片的娃襯底上沉積第一金屬層； 對所述第一金屬層進行光刻及蝕刻，蝕刻掉除覆蓋在壓焊塊區域的第一區域金屬層之外的所有金屬層； 在所述硅襯底上沉積第二金屬層，所述第二金屬層覆蓋所述第一金屬層；并對所述第二金屬層中覆蓋在所述壓焊塊區域的第二區域金屬層之外的其他區域進行光刻及蝕刻，以完成芯片電路布線蝕刻； 在進行光刻和蝕刻之后的第二金屬層上生成鈍化層； 對所述鈍化層進行光刻和蝕刻，蝕刻掉覆蓋在所述壓焊塊區域的鈍化層。
2.如權利要求1所述的方法，其特征在于，蝕刻掉第一區域金屬層之外的所有金屬層，包括 采用濕法腐蝕掉除所述第一區域金屬層之外的所有金屬層。
3.如權利要求1所述的方法，其特征在于，所述第二區域金屬層完全覆蓋所述第一區域金屬層。
4.如權利要求1 3任一項所述的方法，其特征在于，所述第一金屬層與所述第二金屬層均為鋁層，所述鋁層包含比重為99. 5%的鋁和O. 5%的銅。
5.如權利要求1所述的方法，其特征在于，所述第一金屬層與第二金屬層的厚度的和值大于打線深度，所述打線深度為采用金屬線對所述芯片進行打線過程中所述金屬線在所述壓焊塊區域所形成的凹槽的深度。
6.如權利要求5所述的方法，其特征在于，所述金屬線為銅線。
7.—種芯片，包括設置有壓焊塊的硅襯底，其特征在于， 所述硅襯底上的壓焊塊區域覆蓋有第一金屬層； 所述娃襯底與所述第一金屬層上覆蓋有第二金屬層。
8.如權利要求7所述的芯片，其特征在于，所述第一層金屬層與所述第二金屬層均為鋁層，所述鋁層包含比重為99. 5%的鋁和O. 5%的銅。
9.如權利要求7或8所述的芯片，其特征在于，所述第一金屬層的厚度與所述第二金屬層的厚度的和值大于打線深度，所述打線深度為在對所述芯片進行打線過程中金屬線在所述壓焊塊區域所形成的凹槽的深度。
10.如權利要求9所述的芯片，其特征在于，所述金屬線為銅線。
全文摘要
本發明公開了一種制作芯片壓焊塊的方法及芯片，以增加芯片中壓焊塊區域的金屬層的厚度，降低對芯片進行打線過程中打穿壓焊塊區域的金屬層的概率。制作芯片壓焊塊的方法，包括在芯片的硅襯底上沉積第一金屬層；對所述第一金屬層進行光刻及蝕刻，蝕刻掉除覆蓋在壓焊塊區域的第一區域金屬層之外的所有金屬層；在所述硅襯底上沉積第二金屬層，所述第二金屬層覆蓋所述第一金屬層；并對所述第二金屬層中覆蓋在所述壓焊塊區域的第二區域金屬層之外的其他區域進行光刻及蝕刻，以完成芯片電路布線蝕刻；在進行光刻和蝕刻之后的第二金屬層上生成鈍化層；對所述鈍化層進行光刻和蝕刻，蝕刻掉覆蓋在所述壓焊塊區域的鈍化層。
文檔編號H01L23/488GK103065974SQ20111032542
公開日2013年4月24日 申請日期2011年10月24日 優先權日2011年10月24日
發明者馬萬里, 趙文魁 申請人:北大方正集團有限公司, 深圳方正微電子有限公司