超級結器件及其制造方法

專利名稱：超級結器件及其制造方法
技術領域：
本發明涉及半導體集成電路制造領域，特別是涉及一種超級結器件；本發明還涉及一種超級結器件的制造方法。
背景技術：
超級結MOSFET采用新的耐壓層結構，利用一系列的交替排列的P型半導體薄層和N型半導體薄層來在截止狀態下在較低電壓下就將所述P型半導體薄層和N型半導體薄層耗盡，實現電荷相互補償，從而使P型半導體薄層和N型半導體薄層在高摻雜濃度下能實現高的擊穿電壓，從而同時獲得低導通電阻和高擊穿電壓，打破傳統功率MOSFET理論極限。在美國專利US5216275中，以上的交替排列的P型半導體薄層和N型半導體薄層是與N+襯底相連的；在美國專利US6630698B1中，中間的P型半導體薄層和N型半導體薄層與N+襯底可以有大于O的間隔。現有技術中，P型半導體薄層和N型半導體薄層的形成一種是通過外延成長然后進行光刻和注入，多次反復該過程得到需要的厚度的P型半導體薄層和N型半導體薄層，這種工藝在600V以上的MOSFET中，一般需要重復5次以上，生產成本和生產周期長。另一種是通過一次生長一種類型的需要厚度的外延之后，進行溝槽的刻蝕，之后在溝槽中填入相反類型的硅；該方法工藝成本和工藝周期短；但如果該薄層與襯底之間有一定的厚度，由于溝槽的刻蝕有一定的工藝變化，溝槽深度也就易于發生變化，因此造成器件反向擊穿電壓變化范圍較大；同時，在同樣的外延厚度下，當P型半導體薄層和N型半導體薄層不接觸到N+襯底時器件的反向擊穿電壓會比P型半導體薄層和N型半導體薄層接觸到N+襯底的反向擊穿電壓低。

發明內容
本發明所要解決的技術問題是提供一種超級結器件，能提高器件的抗過電流沖擊能力和該能力的一致性。為此，本發明還提供一種超級結器件的制造方法。為解決上述技術問題，本發明提供一種超級結器件，在一 N+硅基片上形成有一 N型硅外延層，超級結器件的中間區域為電流流動區，所述電流流動區包含多個交替排列的形成于所述N型硅外延層中的P型薄層和N型薄層；所述終端保護結構環繞于所述電流流動區的外周，所述終端保護結構包括多個環繞于所述電流流動區的外周且交替排列的形成于所述N型硅外延層中的P型薄層和N型薄層；所述終端保護結構分成2區和3區，所述2區和所述3區都包括多個所述P型薄層和所述N型薄層，其中所述2區位于內側并和所述電流流動區鄰近，所述3區位于所述2區的外側。所述電流流動區的所有的所述P型薄層的寬度相同、所有的所述N型薄層的寬度也相同。兩個相鄰的所述P型薄層和所述N型薄層之間的寬度比值為薄層寬度比，所述電流流動區的各處的薄層寬度比都相同；至少部分的所述終端保護結構的薄層寬度比小于所述電流流動區的薄層寬度比。相鄰的所述P型薄層的寬度和P型雜質濃度的積和所述N型薄層的寬度和N型雜質濃度的積的比值為雜質總量比，所述電流流動區的各處的所述雜質總量比都相同；所述終端保護結構的各處的所述雜質總量比都小于等于所述電流流動區的所述雜質總量比，且至少部分的所述終端保護結構的所述雜質總量比小于所述電流流動區的所述雜質總量比。在所有的所述P型薄層中，至少一個位于所述終端保護結構中的所述P型薄層的底部不和所述N+硅基片接觸。進一步的改進是，至少部分的所述終端保護結構的所述雜質總量比為第一比值，該第一比值為1.0 1.1 ;所述電流流動區的所述雜質總量比為第二比值，所述第二比值大于所述第一比值的1.05倍。進一步的改進是，兩個相鄰的所述P型薄層和所述N型薄層的寬度的和為步進，所述終端保護結構的所述3區中的步進小于所述電流流動區的步進，至少部分的所述3區的所述雜質總量比為第一比值，該第一比值為1.0 1.1 ;所述電流流動區的所述雜質總量比為第二比值，所述第二比值大于所述第一比值的1.05倍。進一步的改進是，兩個相鄰的所述P型薄層和所述N型薄層的寬度的和為步進，所述終端保護結構的所述3區中的步進小于所述電流流動區的步進、所述2區中至少有部分相鄰的所述P型薄層和所述N型薄層的步進小于所述電流流動區的步進；至少部分的所述3區的所述雜質總量比為第一比值，該第一比值為1.0 1.1，至少部分的所述2區的所述雜質總量比為第三比值，所述第三比值小于等于所述第一比值的1.05倍；所述電流流動區的所述雜質總量比為第二比值，所述第二比值大于所述第一比值的1.05倍。進一步的改進是，在所述電流流動區中，一 P型背柵形成于各所述P型薄層上部或所述P型背柵形成于各所述P型薄層上部并延伸到各所述P型薄層上部兩側的所述N型薄層中，一源區形成于各所述P型背柵中，在所述電流流動區的所述N型硅外延層上部形成有柵氧、柵極以及源極，在所述N+硅基片的背面形成有漏極。所述終端保護結構還包括至少一 P型環、一溝道截止環、一終端介質膜、至少一多晶硅場板；所述P型環、所述P型薄層和所述溝道截止環都呈環狀結構、并由內往外依次環繞于所述電流流動區的外周。所述P型環形成于所述終端保護結構區域的所述N型硅外延層的表面層中且和所述最外側P型區域相鄰；所述P型環覆蓋于所述2區的所述P型薄層和所述N型薄層的上部。所述溝道截止環形成于最外側P型薄層外側的所述N型硅外延層的表面層中。所述終端介質膜形成于所述終端保護結構區域的所述N型硅外延層上并和所述電流流動區的外側邊緣相隔一定距離，所述終端介質膜的靠近所述電流流動區的一側具有一臺階結構。所述多晶硅場板完全覆蓋所述臺階結構并覆蓋部分所述終端介質膜、并延伸到所述電流流動區的外側邊緣到所述終端介質膜之間的區域上。一層間膜形成于所述終端保護結構區域的所述N型硅外延層、所述終端介質膜和所述多晶硅場板上。為解決上述技術問題，本發明提供一種超級結器件的制造方法，包括如下步驟:
步驟一、在一 N+硅基片上形成N型硅外延層，在所述N型硅外延層上形成電流流動區的P型背柵以及終端保護結構區域的P型環。步驟二、利用光刻刻蝕在所述電流流動區和所述終端保護結構區域的所述N型硅外延層上形成溝槽；所述溝槽的寬度和后續形成的P型薄層的寬度相同，相鄰的所述溝槽之間的間距和后續形成的N型薄層相同；在所有的所述溝槽中，至少一個位于所述終端保護結構中的所述溝槽的底部不和所述N+硅基片接觸。步驟三、在所述溝槽中形成P型硅并將所述N型硅外延層表面的硅去掉，從而在所述電流流動區和所述終端保護結構區域分別形成交替排列的所述P型薄層和所述N型薄層；所述電流流動區的所有的所述P型薄層的寬度相同、所有的所述N型薄層的寬度也相同；兩個相鄰的所述P型薄層和所述N型薄層之間的寬度比值為薄層寬度比，所述電流流動區的各處的薄層寬度比都相同；至少部分的所述終端保護結構的薄層寬度比小于所述電流流動區的薄層寬度比。相鄰的所述P型薄層的寬度和P型雜質濃度的積和所述N型薄層的寬度和N型雜質濃度的積的比值為雜質總量比，所述電流流動區的各處的所述雜質總量比都相同；所述終端保護結構的各處的所述雜質總量比都小于等于所述電流流動區的所述雜質總量比，且至少部分的所述終端保護結構的所述雜質總量比小于所述電流流動區的所述雜質總量比。步驟四、淀積介質膜并利用光刻刻蝕在所述終端保護結構區域形成終端介質膜；所述終端介質膜的靠近所述電流流動區的一側具有一臺階結構。步驟五、在所述N+硅基片上形成柵氧和多晶硅，利用光刻刻蝕在所述電流流動區形成由所述多晶硅組成的柵極圖形，在所述終端保護結構區域形成至少一多晶硅場板，所述多晶硅場板完全覆蓋所述臺階結構并覆蓋部分所述終端介質膜、并延伸到所述電流流動區的外側邊緣到所述終端介質膜之間的區域上。步驟六、利用光刻和離子注入工藝形成源區和溝道截止環。步驟七、淀積形成層間膜。步驟八、進行光刻刻蝕形成接觸孔。步驟九、進行P+離子注入形成所述P型背柵和后續金屬層的歐姆接觸。步驟十、在所述N+硅基片表面淀積金屬層，并進行光刻刻蝕形成所述源極和所述柵極的電極圖形。步驟^^一、對所述N+硅基片進行背面減薄。步驟十二、在所述N+硅基片背面進行金屬化形成漏極。進一步的改進是，所述步驟二中至少包括兩種不同寬度的所述溝槽，不同寬度的所述溝槽對應的深度也不同。更優選擇為，所述溝槽包括寬度為5微米 6微米的值以及2微米 3微米的值；刻蝕后，5微米 6微米的值的所述溝槽的深度為32微米 37微米、2微米 3微米的值的所述溝槽的深度為15微米 28微米。本發明超級結器件通過使終端保護結構保持P/N薄層即P型薄層和N型薄層的最佳平衡，使器件終端的擊穿 電壓高于器件單元的反向擊穿電壓。而在單元區即電流流動區，保證P/N薄層中P型摻雜總量多于N型摻雜總量，從而能提高器件的抗電流沖擊能力和該能力的一致性。


下面結合附圖和具體實施方式
對本發明作進一步詳細的說明:圖1是本發明實施例超級結器件的終端保護結構的俯視圖；圖2-圖4是本發明實施例一至三超級結器件的終端保護結構的沿圖1中AA’的截面圖。
具體實施例方式如圖1所示，是本發明實施例超級結器件的俯視圖。在俯視圖上，本發明實施例可以分為I區、2區和3區。I區為超級結器件的中間區域為電流流動區，所述電流流動區包含交替排列的形成于所述N型硅外延層2中的P型區域25和N型區域，所述P型區域25也即形成于所述電流流動區中的P型薄層、所述N型區域也即形成于所述電流流動區中的N型薄層；在所述電流流動區電流會通過N型區域由源極經過溝道到達漏極，而所述P型區域25是在反向截止狀態下與所述N型區域形成耗盡區一起承受電壓。2區和3區為所述超級結器件的終端保護結構區域，在器件導通時所述終端保護結構不提供電流，在反向截止狀態用于承擔從I區外周單元即外周P型區域25的表面到器件最外端表面襯底的電壓該電壓為橫向電壓和從I區外周單元表面到襯底的電壓該電壓為縱向電壓。2區中有至少一個P型環24，圖1中為一個P型環24，該P型環24 —般與I區的P型背柵連接在一起；在2區中還具有用于減緩表面電場急劇變化的多晶場板片Pl和金屬場板P2，以及P型柱23 ；2區中也可以不設置所述金屬場板P2。3區是由P型柱23與由N型硅外延層組成的N型柱交替形成的電壓承擔區，所述P型柱23也即形成于所述終端保護結構中的P型薄層、所述N型柱也即形成于所述終端保護結構中的N型薄層；3區中有金屬場板P2，3區中也可以不設置所述金屬場板P2 ；3區中可以有P型環24也可以沒有，有P型環24時該處的P型環是不與電流流動區的P型背柵連接相連的(懸浮的)；在3區的最外端有溝道截止環21，所述溝道截止環21由N+注入區或N+注入區再加形成于其上的介質或介質加上金屬構成；在所述P型柱23在四個角處可以有附加的小P型柱22，用以更好的實現電荷平衡。由圖1可以看出，所述電流流動區的單元結構即所述P型區域25和N型區域都為四方形結構，即由四方形的所述P型區域25和N型區域在二維方向上整齊排列組成所述電流流動區的單元陣列。所述終端保護結構環繞于所述電流流動區的外周且所述P型環24、所述P型柱23和所述溝道截止環21都呈四方形的環狀結構，也可以呈四方形的四角有圓弧的環狀結構。所述P型區域25和N型區域也能為六邊形、八邊形和其它形狀，所述P型區域25和N型區域的排列方式也能在X，和Y方向進行一定的錯位；只要保證整個排列是按一定的規則，進行重復出現就可以。所述P型區域25和N型區域也能為條形結構，排列在一維方向上。圖1中四角的附加的小P型柱22，可按照局域電荷平衡最佳化的要求來設計，如果所述P型柱23的寬度為a，所述P型柱23和所述P型柱23之間的距離也為a，那么所述小P型柱22能采用邊長為0.3 0.5a的方型P型孔。如圖2所示，是本發明實施例一超級結器件的沿圖1中AA’的截面圖。在一 N+硅基片I上形成有一 N型硅外延層2，I區為本發明實施例一超級結器件的中間區域為電流流動區，所述電流流動區包含交替排列的形成于所述N型硅外延層2中的P型區域25和N型區域，所述P型區域25即為圖3中形成于溝槽41中的P型柱51 P型背柵3形成于各所述P型區域25上部或所述P型背柵3形成于各所述P型區域25上部并延伸到各所述P型區域25上部兩側的所述N型區域中；一源區11形成于各所述P型背柵3中，所述源區11由N+注入區組成；在所述電流流動區的所述N型硅外延層2上部形成有柵氧7、柵極即由多晶硅柵8引出以及源極即由源區11引出，金屬層13通過接觸孔10和所述多晶硅柵8或所述源區11引出所述柵極或源極，P+離子注入區12在所述P型背柵3和后續金屬層間形成歐姆接觸；在所述N+硅基片I的背面形成有背面金屬層14并引出漏極。2區和3區為本發明實施例一超級結器件的終端保護結構區域。本發明實施例一超級結器件的終端保護結構繞于所述電流流動區的外周并包括至少一 P型環24，多個P型柱23，一溝道截止環21，一終端介質膜6、至少一多晶硅場板Pl以及金屬場板P2 ；2區和3區中也可以不設置所述金屬場板P2，本發明實施例一中設置了 2個所述金屬場板P2。所述P型柱23在2區為形成于溝槽42中的P型柱52、3區內側的P型柱23為形成于溝槽43中的P型柱53、3區外側的P型柱23為形成于溝槽44中的P型柱54。所述P型柱51、P型柱52、P型柱53和P型柱54的底部都不穿透所述N型硅外延層2、其都不和所述N+硅基片I接觸。所述P型柱51、P型柱52、P型柱53和P型柱54都是由填充于溝槽中的P型硅組成。各所述P型柱52、53、54依次排列于所述電流流動區的最外側P型區域25和所述溝道截止環21間，各所述P型柱23和各所述P型柱23間的N型硅外延層組成P型柱和N型柱交替式結構也即P型薄層和N型薄層交替式結構。所述電流流動區的所有的所述P型薄層即所述P型柱51的寬度Wlri相同且為5.3微米，所有的所述N型薄層的寬度WN_2也相同、且為7.7微米。所述終端保護結構的所有的所述P型薄層即所述P型柱52、53和54的寬度WP_2、WP_3相同且為5微米，所有的所述N型薄層的寬度H也相同、且為8微米。兩個相鄰的所述P型薄層和所述N型薄層之間的寬度比值為薄層寬度比，由上可知，所述電流流動區的各處的薄層寬度比都為5.3: 7.7；所述終端保護結構的各處的薄層寬度比都為5: 8，都小于所述電流流動區的薄層寬度比。兩個相鄰的所述P型薄層和所述N型薄層的寬度的和為步進，由上可知，所述電流流動區的各處的步進等于所述終端保護結構的各處的步進，即都為13微米。相鄰的所述P型薄層的寬度和P型雜質濃度的積和所述N型薄層的寬度和N型雜質濃度的積的比值為雜質總量比，所述電流流動區的各處的所述雜質總量比都相同；所述終端保護結構的各處的所述雜質總量比都小于等于所述電流流動區的所述雜質總量比，且至少部分的所述終端保護結構的所述雜質總量比小于所述電流流動區的所述雜質總量比。當所述終端保護結構的各處的所述雜質總量比達到最佳的電荷平衡時，所述電流流動區的各處的所述雜質總量比為1.1: 1，即在電流流動區中，所述P型薄層即所述P型柱51中的P型雜質總量要較和其相鄰的所述N型薄層的N型雜質總量多，這樣就有利于提高器件在感性負載電路中關斷時的抗電流沖擊能力。所述P型環24形成于所述終端保護結構區域的2區中的所述N型硅外延層2的表面層中且和所述最外側P型區域25相鄰。所述P型環24覆蓋有多個所述P型柱52。所述P型環24的摻雜濃度大于所述P型柱52的摻雜濃度。所述P型環24從所述電流流動區中最外側P型區域25往外覆蓋至少一個所述P型柱52和一個相鄰的所述N型柱。所述P型環24的雜質工藝條件和所述P型背柵3的雜質工藝條件相同即所述P型環24和所述P型背柵3是同時注入形成，所述P型環24也可以采用單獨一次注入形成。所述溝道截止環21形成于最外側P型柱54外側的所述N型硅外延層2的表面層中。所述終端介質膜6形成于所述終端保護結構區域的所述N型硅外延層2上，所述終端介質膜6的靠近所述電流流動區的一側具有一臺階結構，所述終端介質膜6覆蓋了所述臺階結構底部的P型柱到所述最外側P型柱間的所有所述P型柱23。所述臺階結構的傾斜角為10度 75度。所述多晶硅場板Pl形成于所述終端介質膜6上，所述多晶硅場板Pl完全覆蓋所述臺階結構并覆蓋部分所述終端介質膜6。所述多晶硅場板Pl還延伸到所述電流流動區的外側到所述臺階結構間的所述N型硅外延層2上、且所述多晶硅場板Pl的延伸部分覆蓋有一個或多個所述P型柱23，所述多晶硅場板Pl的延伸部分和其底部的所述N型硅外延層2間隔離有柵氧7和第二介質層7A，所述第二介質層7A的厚度大于所述柵氧7的厚度。所述第二介質層7A覆蓋了位于2區中的各所述P型柱52。所述多晶硅場板Pl和所述多晶硅柵8相連接。一層間膜9形成于所述終端保護結構區域的所述N型硅外延層2、所述終端介質膜6和所述多晶硅場板Pl上，I區中也形成有所述層間膜9并隔離于所述電流流動區和金屬層間。2區和3區中，多個金屬場板P2本實施一中有2個形成在所述層間膜9上，所述金屬場板P2由金屬層13光刻刻蝕而成,各所述金屬場板P2分別位于所述P型環24上或所述P型柱53、54或所述溝道隔離環21上的所述層間膜6上，其中一個所述金屬場板P2完全覆蓋于所述臺階結構上即Tl框中的所述金屬場板P2完全覆蓋于所述臺階結構上。Tl框中的所述金屬場板P2和源極相相隔一段距離且不連接，Tl框中的所述金屬場板P2的一部分完全覆蓋了所述P型環24。所述多晶硅場板Pl和位于其上所述金屬場板P2不相連，兩者間也可以通過一接觸孔10相連。在3區的最外端有所述溝道截止環21，所述溝道截止環21由N+注入區或N+注入區再加形成于其上的金屬構成，本發明實施例中所述溝道截止環21的N+注入區和所述源區11的形成工藝相同；在本發明實施例一中所述溝道截止環21上形成有金屬場板P2、并通過接觸孔10和所述金屬場板P2連接；所述溝道截止環21也可以和其上的所述金屬場板P2不連接從而使該金屬場板P2懸浮，該金屬場板P2也可以設置多晶硅場板P1，本發明實施例一中未設置多晶娃場板Pl。如圖3所示，是本發明實施例二超級結器件的沿圖1中AA’的截面圖。本發明實施例二和實施例一的區別是:所述電流流動區的所有的所述P型薄層即所述P型柱51的寬度Wlri相同且為5.3微米，所有的所述N型薄層的寬度WN_2也相同、且為7.7微米。所述終端保護結構的所述2區中的所述P型薄層即所述P型柱52的寬度Wp_2相同且為5微米，所述2區中的所述N型薄層的寬度WN_2也相同、且為8微米。所述終端保護結構的所述3區中的所述P型薄層即所述P型柱53和54的寬度Wp_3相同且為2.5微米，所述3區中的所述N型薄層的寬度WN_3也相同、且為4微米。由上可知，所述電流流動區的各處的薄層寬度比都為5.3: 7.7;所述終端保護結構的各處的薄層寬度比都為5: 8，都小于所述電流流動區的薄層寬度比。兩個相鄰的所述P型薄層和所述N型薄層的寬度的和為步進，由上可知，所述電流流動區的各處的步進都為13微米；所述終端保護結構的3區中的步進為6.5微米，要小于所述電流流動區的各處的步進。當所述終端保護結構的各處的所述雜質總量比達到最佳的電荷平衡時，所述電流流動區的各處的所述雜質總量比為1.1: 1，即在電流流動區中，所述P型薄層即所述P型柱51中的P型雜質總量要較和其相鄰的所述N型薄層的N型雜質總量多，這樣就有利于提高器件在感性負載電路中關斷時的抗電流沖擊能力。由于刻蝕的微負載效應，在所述電流流動區中溝槽深度為36微米時，3區中溝槽深度為26微米，比2區中的36微米的溝槽深度小，3區與2區一起在器件終端形成一個緩變的P/N結，提高器件終端的反向擊穿電壓。如圖3所示，是本發明實施例三超級結器件的沿圖1中AA’的截面圖。本發明實施例三和實施例一的區別是:所述電流流動區的所有的所述P型薄層即所述P型柱51的寬度Wlri相同且為5微米，所有的所述N型薄層的寬度WN_2也相同、且為8微米。所述終端保護結構的所述2區中的所述P型薄層即所述P型柱52的寬度Wp_2相同且為5微米，所述2區中的所述N型薄層的寬度WN_2也相同、且為8微米。所述終端保護結構的所述3區中的所述P型薄層即所述P型柱53和54的寬度Wp_3相同且為2.5微米，所述3區中的所述N型薄層的寬度WN_3也相同、且為4.3微米。由上可知，所述電流流動區的各處的薄層寬度比都為5: 8;所述終端保護結構的2區中的各處的薄層寬度比都為5: 8，都等于所述電流流動區的薄層寬度比；所述終端保護結構的3區中的各處的薄層寬度比都為5: 8.6，都小于所述電流流動區的薄層寬度比。兩個相鄰的所述P型薄層和所述N型薄層的寬度的和為步進，由上可知，所述電流流動區的各處的步進都為13微米；所述終端保護結構的3區中的步進為6.8微米，要小于所述電流流動區的各處的步進。當所述終端保護結構的所述3區中的所述雜質總量比達到最佳的電荷平衡時，所述電流流動區的各處的所述雜質總量比為1.07: 1，即在電流流動區中，所述P型薄層即所述P型柱51中的P型雜質總量要較和其相鄰的所述N型薄層的N型雜質總量多，這樣就有利于提高器件在感性負載電路中關斷時的抗電流沖擊能力。由于刻蝕的微負載效應，在所述電流流動區中溝槽深度為36微米時，3區中溝槽深度為26微米，比2區中的36微米的溝槽深度小，3區與2區一起在器件終端形成一個緩變的P/N結，提高器件終端的反向擊穿電壓。如圖4所示，是本發明實施例四超級結器件的沿圖1中AA’的截面圖。本發明實施例四和實施例一的區別是:所述電流流動區的所有的所述P型薄層即所述P型柱51的寬度Wlri相同且為5微米，所有的所述N型薄層的寬度WN_2也相同、且為8微米。所述2區中的所述P型薄層的寬度包括兩種，最里面即和所述電流流動區鄰接的一個所述P型薄層即所述P型柱52的寬度Wp_2相同且為5微米，其它的所述P型薄層為2.5微米。所述2區中5微米的所述P型薄層的對應的所述N型薄層的寬度為6.15微米，2.5微米的所述P型薄層的對應的所述N型薄層的寬度為4.3微米。所述終端保護結構的所述3區中的所述P型薄層即所述P型柱53和54的寬度Wp_3相同且為2.5微米，所述3區中的所述N型薄層的寬度WN_3也相同、且為4.3微米。
由上可知，所述電流流動區的各處的薄層寬度比都為5: 8;所述終端保護結構的2區中的最里側的薄層寬度比都為5: 6.15，其它的薄層寬度比都為5: 8.6;所述終端保護結構的3區中的各處的薄層寬度比都為5: 8.6，都小于所述電流流動區的薄層寬度比。所述電流流動區的各處的步進都為13微米；所述終端保護結構的2區中的步進包括11.15微米和6.5微米兩種，要小于所述電流流動區的各處的步進；所述終端保護結構的3區中的步進為6.5微米，要小于所述電流流動區的各處的步進。當所述終端保護結構的所述3區中的所述雜質總量比達到最佳的電荷平衡時，所述電流流動區的各處的所述雜質總量比為1.07: 1，即在電流流動區中，所述P型薄層即所述P型柱51中的P型雜質總量要較和其相鄰的所述N型薄層的N型雜質總量多，這樣就有利于提高器件在感性負載電路中關斷時的抗電流沖擊能力。由于刻蝕的微負載效應，在所述電流流動區中溝槽深度為36微米時，3區中溝槽深度為26微米，比2區中的36微米的溝槽深度小，3區與2區一起在器件終端形成一個緩變的P/N結，提高器件終端的反向擊穿電壓。在上述實施例一至三中，在兩種不同步進的P/N薄層即所述P型薄層和所述N型薄層的相接的位置處，如果一種P/N薄層的P型薄層和N型薄層的寬度分別為Wlri和Wn_1;另一種P/N薄層的P型薄層和N型薄層的寬度為Wp_2和Wn_2，那么比鄰的兩個不同寬度的P薄層之間的N薄層的寬度應為(WnJWlrf) /2，對于如圖2 圖4所示的各種結構的器件，當器件的擊穿電壓為500V 600V時，其中所述N型硅外延層2的厚度約為45微米，所述N型硅外延層2的摻雜濃度為1E15CM_3。柵氧7的厚度800埃 1200埃，多晶硅8的厚度為3000埃 0000埃，所述終端介質膜6的厚度為5000埃 15000埃，所述層間膜9的厚度為5000埃 15000埃。如圖2 圖4所示，本發明實施例一所述超級結器件的制造方法包括如下步驟:步驟一、在一 N+娃基片I上形成N型娃外延層2,所述N型娃外延層2的厚度約為45微米；在所述N型硅外延層2上形成電流流動區即I區的P型背柵3以及終端保護結構區域的P型環24。步驟二、利用光刻刻蝕在所述電流流動區即I區形成溝槽41，和在所述終端保護結構區域即2區和3區形成溝槽42、43和44。在所有的所述溝槽41、42、43和44中，至少一個位于所述終端保護結構中的所述溝槽的底部不和所述N+硅基片接觸。所述溝槽41、42、43和44至少包括兩種不同寬度，且所述溝槽的寬度和后續形成的P型薄層的寬度相同，相鄰的所述溝槽之間的間距和后續形成的N型薄層相同。利用刻蝕的微負載效應，不同寬度的所述溝槽刻蝕后的深度也不同。如，所述溝槽包括寬度為5微米 6微米的值以及2微米 3微米的值；刻蝕后，5微米 6微米的值的所述溝槽的深度為32微米 37微米、2微米 3微米的值的所述溝槽的深度為15微米 28微米。步驟三、在所述溝槽41、42、43和44中形成P型硅并將所述N型硅外延層表面的硅去掉，從而在所述電流流動區和所述終端保護結構區域分別形成交替排列的所述P型薄層即P型柱51、52、、53和54和所述N型薄層。兩個相鄰的所述P型薄層和所述N型薄層之間的寬度比值為薄層寬度比，所述電流流動區的各處的薄層寬度比都相同；至少部分的所述終端保護結構的薄層寬度比小于所述電流流動區的薄層寬度比。如圖2所示，所述電流流動區的所有的所述P型薄層即所述P型柱51的寬度Wlri相同且為5.3微米，所有的所述N型薄層的寬度WN_2也相同、且為7.7微米。所述終端保護結構的所有的所述P型薄層即所述P型柱52、53和54的寬度WP_2、WP_3相同且為5微米，所有的所述N型薄層的寬度WN_2、WN_3也相同、且為8微米。當所述終端保護結構的各處的所述雜質總量比達到最佳的電荷平衡時，所述電流流動區的各處的所述雜質總量比為1.1: I。如圖3所示，所述電流流動區的所有的所述P型薄層即所述P型柱51的寬度Wlri相同且為5.3微米，所有的所述N型薄層的寬度WN_2也相同、且為7.7微米。所述終端保護結構的所述2區中的所述P型薄層即所述P型柱52的寬度Wp_2相同且為5微米，所述2區中的所述N型薄層的寬度WN_2也相同、且為8微米。所述終端保護結構的所述3區中的所述P型薄層即所述P型柱53和54的寬度Wp_3相同且為2.5微米，所述3區中的所述N型薄層的寬度WN_3也相同、且為4微米。當所述終端保護結構的各處的所述雜質總量比達到最佳的電荷平衡時，所述電流流動區的各處的所述雜質總量比為1.1: I。如圖3所示，P/N薄層也可以為:所述電流流動區的所有的所述P型薄層即所述P型柱51的寬度Wlri相同且為5微米，所有的所述N型薄層的寬度WN_2也相同、且為8微米。所述終端保護結構的所述2區中的所述P型薄層即所述P型柱52的寬度Wp_2相同且為5微米，所述2區中的所述N型薄層的寬度WN_2也相同、且為8微米。所述終端保護結構的所述3區中的所述P型薄層即所述P型柱53和54的寬度Wp_3相同且為2.5微米，所述3區中的所述N型薄層的寬度WN_3也相同、且為4.3微米。當所述終端保護結構的所述3區中的所述雜質總量比達到最佳的電荷平衡時，所述電流流動區的各處的所述雜質總量比為1.07: I。如圖4所示，所述電流流動區的所有的所述P型薄層即所述P型柱51的寬度Wlri相同且為5微米，所有的所述N型薄層的寬度WN_2也相同、且為8微米。所述2區中的所述P型薄層的寬度包括兩種，最里面即和所述電流流動區鄰接的一個所述P型薄層即所述P型柱52的寬度Wp_2相同且為5微米，其它的所述P型薄層為2.5微米。所述2區中5微米的所述P型薄層的對應的所述N型薄層的寬度為6.15微米，2.5微米的所述P型薄層的對應的所述N型薄層的寬度為4.3微米。所述終端保護結構的所述3區中的所述P型薄層即所述P型柱53和54的寬度Wp_3相同且為2.5微米，所述3區中的所述N型薄層的寬度WN_3也相同、且為4.3微米。當所述終端保護結構的所述3區中的所述雜質總量比達到最佳的電荷平衡時，所述電流流動區的各處的所述雜質總量比為1.07: I。步驟四、淀積介質膜并利用光刻刻蝕將I區的膜去掉從而在所述終端保護結構區域形成終端介質膜6 ;所述終端介質膜6的靠近所述電流流動區的一側具有一臺階結構。步驟五、在所述N+硅基片I上形成柵氧7和多晶硅8，利用光刻刻蝕在所述電流流動區形成由所述多晶硅8組成的柵極圖形，在所述終端保護結構區域形成至少一多晶硅場板P1，所述多晶硅場板Pl完全覆蓋所述臺階結構并覆蓋部分所述終端介質膜6、并延伸到所述電流流動區的外側邊緣到所述終端介質膜6之間的區域上。步驟六、利用光刻和離子注入工藝形成源區11和溝道截止環21。步驟七、淀積形成層間膜9。步驟八、進行光刻刻蝕形成接觸孔10。步驟九、進行P+離子注入形成所述P型背柵3和后續金屬層13的歐姆接觸。步驟十、在所述N+硅基片I表面淀積金屬層13，并進行光刻刻蝕形成所述源極和所述柵極的電極圖形、并形成多個金屬場板P2，各所述金屬場板P2分別位于所述P型環24上或所述P型柱23即所述P型柱52、53和54上的所述層間膜9上，其中一個所述金屬場板P2即Tl框圖中的所述金屬場板P2完全覆蓋于所述臺階結構上。由于在2區和3區中也可以不設置所述金屬場板P2，當2區和3區中不設置所述金屬場板P2時，本步驟中就不需要采用形成所述金屬場板P2的步驟。步驟^^一、對所述N+硅基片I進行背面減薄。步驟十二、在所述N+硅基片I背面生長背面金屬層14并形成漏極。以上通過具體實施例對本發明進行了詳細的說明，但這些并非構成對本發明的限制。在不脫離本發明原理的情況下，本領域 的技術人員還可做出許多變形和改進，這些也應視為本發明的保護范圍。
權利要求
1.一種超級結器件，在一 N+硅基片上形成有一 N型硅外延層，超級結器件的中間區域為電流流動區，所述電流流動區包含多個交替排列的形成于所述N型硅外延層中的P型薄層和N型薄層；所述終端保護結構環繞于所述電流流動區的外周，所述終端保護結構包括多個環繞于所述電流流動區的外周且交替排列的形成于所述N型硅外延層中的P型薄層和N型薄層；所述終端保護結構分成2區和3區，所述2區和所述3區都包括多個所述P型薄層和所述N型薄層，其中所述2區位于內側并和所述電流流動區鄰近，所述3區位于所述2區的外側； 其特征在于:所述電流流動區的所有的所述P型薄層的寬度相同、所有的所述N型薄層的寬度也相同； 兩個相鄰的所述P型薄層和所述N型薄層之間的寬度比值為薄層寬度比，所述電流流動區的各處的薄層寬度比都相同；至少部分的所述終端保護結構的薄層寬度比小于所述電流流動區的薄層寬度比； 相鄰的所述P型薄層的寬度和P型 雜質濃度的積和所述N型薄層的寬度和N型雜質濃度的積的比值為雜質總量比，所述電流流動區的各處的所述雜質總量比都相同；所述終端保護結構的各處的所述雜質總量比都小于等于所述電流流動區的所述雜質總量比，且至少部分的所述終端保護結構的所述雜質總量比小于所述電流流動區的所述雜質總量比； 在所有的所述P型薄層中，至少一個位于所述終端保護結構中的所述P型薄層的底部不和所述N+硅基片接觸。
2.如權利要求1所述超級結器件，其特征在于:至少部分的所述終端保護結構的所述雜質總量比為第一比值，該第一比值為1.0 1.1 ;所述電流流動區的所述雜質總量比為第二比值，所述第二比值大于所述第一比值的1.05倍。
3.如權利要求1所述超級結器件，其特征在于:兩個相鄰的所述P型薄層和所述N型薄層的寬度的和為步進，所述終端保護結構的所述3區中的步進小于所述電流流動區的步進，至少部分的所述3區的所述雜質總量比為第一比值，該第一比值為1.0 1.1 ;所述電流流動區的所述雜質總量比為第二比值，所述第二比值大于所述第一比值的1.05倍。
4.如權利要求1所述超級結器件，其特征在于:兩個相鄰的所述P型薄層和所述N型薄層的寬度的和為步進，所述終端保護結構的所述3區中的步進小于所述電流流動區的步進、所述2區中至少有部分相鄰的所述P型薄層和所述N型薄層的步進小于所述電流流動區的步進；至少部分的所述3區的所述雜質總量比為第一比值，該第一比值為1.0 1.1，至少部分的所述2區的所述雜質總量比為第三比值，所述第三比值小于等于所述第一比值的1.05倍；所述電流流動區的所述雜質總量比為第二比值，所述第二比值大于所述第一比值的1.05倍。
5.如權利要求1所述超級結器件，其特征在于:在所述電流流動區中，一P型背柵形成于各所述P型薄層上部或所述P型背柵形成于各所述P型薄層上部并延伸到各所述P型薄層上部兩側的所述N型薄層中，一源區形成于各所述P型背柵中，在所述電流流動區的所述N型硅外延層上部形成有柵氧、柵極以及源極，在所述N+硅基片的背面形成有漏極； 所述終端保護結構還包括至少一 P型環、一溝道截止環、一終端介質膜、至少一多晶硅場板；所述P型環、所述P型薄層和所述溝道截止環都呈環狀結構、并由內往外依次環繞于所述電流流動區的外周；所述P型環形成于所述終端保護結構區域的所述N型硅外延層的表面層中且和所述最外側P型區域相鄰；所述P型環覆蓋于所述2區的所述P型薄層和所述N型薄層的上部；所述溝道截止環形成于最外側P型薄層外側的所述N型硅外延層的表面層中； 所述終端介質膜形成于所述終端保護結構區域的所述N型硅外延層上并和所述電流流動區的外側邊緣相隔一定距離，所述終端介質膜的靠近所述電流流動區的一側具有一臺階結構； 所述多晶硅場板完全覆蓋所述臺階結構并覆蓋部分所述終端介質膜、并延伸到所述電流流動區的外側邊緣到所述終端介質膜之間的區域上； 一層間膜形成于所述終端保護結構區域的所述N型硅外延層、所述終端介質膜和所述多晶娃場板上。
6.一種超級結器件的制造方法，其特征在于，包括如下步驟: 步驟一、在一 N+硅基片上形成N型硅外延層，在所述N型硅外延層上形成電流流動區的P型背柵以及終端保護結構區域的P型環； 步驟二、利用光刻刻蝕在所述電流流動區和所述終端保護結構區域的所述N型硅外延層上形成溝槽；所述溝槽的寬度和后續形成的P型薄層的寬度相同，相鄰的所述溝槽之間的間距和后續形成的N型薄層相同；在所有的所述溝槽中，至少一個位于所述終端保護結構中的所述溝槽的底部不和所述N+硅基片接觸； 步驟三、在所述溝 槽中形成P型硅并將所述N型硅外延層表面的硅去掉，從而在所述電流流動區和所述終端保護結構區域分別形成交替排列的所述P型薄層和所述N型薄層；所述電流流動區的所有的所述P型薄層的寬度相同、所有的所述N型薄層的寬度也相同；兩個相鄰的所述P型薄層和所述N型薄層之間的寬度比值為薄層寬度比，所述電流流動區的各處的薄層寬度比都相同；至少部分的所述終端保護結構的薄層寬度比小于所述電流流動區的薄層寬度比； 相鄰的所述P型薄層的寬度和P型雜質濃度的積和所述N型薄層的寬度和N型雜質濃度的積的比值為雜質總量比，所述電流流動區的各處的所述雜質總量比都相同；所述終端保護結構的各處的所述雜質總量比都小于等于所述電流流動區的所述雜質總量比，且至少部分的所述終端保護結構的所述雜質總量比小于所述電流流動區的所述雜質總量比；步驟四、淀積介質膜并利用光刻刻蝕在所述終端保護結構區域形成終端介質膜；所述終端介質膜的靠近所述電流流動區的一側具有一臺階結構； 步驟五、在所述N+硅基片上形成柵氧和多晶硅，利用光刻刻蝕在所述電流流動區形成由所述多晶硅組成的柵極圖形，在所述終端保護結構區域形成至少一多晶硅場板，所述多晶硅場板完全覆蓋所述臺階結構并覆蓋部分所述終端介質膜、并延伸到所述電流流動區的外側邊緣到所述終端介質膜之間的區域上； 步驟六、利用光刻和離子注入工藝形成源區和溝道截止環； 步驟七、淀積形成層間膜； 步驟八、進行光刻刻蝕形成接觸孔； 步驟九、進行P+離子注入形成所述P型背柵和后續金屬層的歐姆接觸； 步驟十、在所述N+硅基片表面淀積金屬層，并進行光刻刻蝕形成所述源極和所述柵極的電極圖形；步驟十一、對所述N+硅基片進行背面減薄； 步驟十二、在所述N+硅基片背面進行金屬化形成漏極。
7.如權利要求6所述的超級結器件的制造方法，其特征在于:所述步驟二中至少包括兩種不同寬度的所述溝槽，不同寬度的所述溝槽對應的深度也不同。
8.如權利要求7所述的超級結器件的制造方法，其特征在于:所述溝槽包括寬度為5微米 6微米的值以及2微米 3微米的值；刻蝕后，5微米 6微米的值的所述溝槽的深度為32微米 37微米、2微米 3微 米的值的所述溝槽的深度為15微米 28微米。
全文摘要
本發明公開了一種超級結器件，電流流動區的各處的薄層寬度比都相同；至少部分的終端保護結構的薄層寬度比小于電流流動區的薄層寬度比；電流流動區的各處的所述雜質總量比都相同，至少部分的終端保護結構的雜質總量比小于電流流動區的所述雜質總量比；至少一個位于終端保護結構中的P型薄層的底部不和N+硅基片接觸。本發明還公開了一種超級結器件的制造方法。本發明器件通過使終端保護結構保持P/N薄層最佳平衡，使器件終端的擊穿電壓高于器件單元的反向擊穿電壓。而在電流流動區保證P/N薄層中P型摻雜總量多于N型摻雜總量，從而能提高器件的抗電流沖擊能力和該能力的一致性。
文檔編號H01L29/06GK103077970SQ20111033013
公開日2013年5月1日 申請日期2011年10月26日 優先權日2011年10月26日
發明者肖勝安 申請人:上海華虹Nec電子有限公司